FinFET的进阶与未来，是GAAFET？

GAAFET 与 FinFET：全方位纳米片的“晶体管”

全环绕栅极晶体管（GAAFET）是半导体技术领域的一项重大突破，代表着对鳍式场效应晶体管（FinFET）架构的进一步演进。作为新一代多栅极晶体管，GAAFET通过将导电通道从传统的垂直鳍片结构转变为纳米片结构，实现了更优越的栅极控制能力。

FinFET由加州大学伯克利分校的胡正明教授（Chenming Hu）于1999年发明，通过将平面晶体管（MOSFET）结构革新为三维立体鳍片设计，使栅极三面包裹沟道，成功解决了25nm以下节点的MOSFET漏电和短沟道效应问题，延续了摩尔定律的生命周期。这一革命性技术被公认为半导体行业50年来的重大突破。英特尔于2011年率先商用后，台积电、三星等厂商相继采用，推动了7nm至5nm工艺的发展。

然而，随着摩尔定律的持续推进，芯片制造工艺不断向更小节点迈进，FinFET技术也开始显现出与当年平面MOSFET类似的局限性。当鳍片间距缩小到一定程度时，相邻鳍片之间的漏电流问题会显著加剧。这不仅导致功耗上升，还会影响晶体管在关闭状态下的控制能力，最终造成能效下降。FinFET面临着以下核心挑战：

●栅极控制弱化：当鳍片宽度不断减小时，栅极对漏电流的控制效率降低，即出现"栅极泄漏"现象

●结构局限性：虽然栅极从三面包裹鳍片，但底部仍与硅衬底接触，形成潜在的漏电路径

●电阻增加：过薄的鳍片结构会导致电阻上升，影响静电控制效果

GAAFET：从鳍片到纳米片?5nm以下节点的FinFET替代方案

在5nm及更先进工艺节点，GAAFET（全环绕栅极晶体管） 正逐步取代 FinFET，其核心创新在于用水平堆叠的纳米片替代传统的垂直鳍片结构。在FinFET中，导电通道仅被栅极三面包裹，而GAAFET的栅极则完全环绕纳米片的四个面，彻底消除了FinFET底部与衬底的接触问题。这种设计大幅提升了静电控制能力，使晶体管尺寸得以进一步微缩。预计到2030年，GAAFET将成为最先进半导体器件的标准架构。

GAAFET的商业化进展

目前，三星已在3nm工艺节点（MBCFET技术）中采用GAAFET，相比45nm工艺，其功耗降低16%，芯片面积缩小5%。台积电也计划在2025-2026年推出基于GAAFET的N2工艺，预计在相同性能下，功耗可降低15%-30%，同时芯片密度提升3倍。

GAAFET的制造挑战

尽管GAAFET性能优越，但其制造复杂度和成本远高于FinFET，因此初期将仅用于高端移动设备和高性能计算（HPC）芯片。关键挑战包括：

1. 更复杂的蚀刻工艺：

??需要多步蚀刻以精确控制栅极形状，并去除牺牲材料而不损伤其他IC层。

2. 更高精度的沉积技术：

??传统化学气相沉积（CVD）难以满足需求，必须采用原子层沉积（ALD），逐层构建原子级平整的薄膜，减少表面缺陷。

这些挑战使得GAAFET的良率和量产成本成为行业关注焦点，但随着技术进步，GAAFET有望在未来成为主流半导体架构。

俗话说，字不如表，简单汇总如下供君参考：

扫码加入《芯科技圈-知识星球》收获丰富的半导体专业知识，还能加入VIP私享小圈子，与行业大咖学习交流掌握向上社交密码，资源变现，实现人生跃迁，欢迎扫码加入！