米里( Mealy)状态机序列检测器设计Verilog代码VIVADO仿真

名称：米里( Mealy)状态机序列检测器设计Verilog代码VIVADO仿真

软件：VIVADO

语言：Verilog

代码功能：

1)设计一个米里( Mealy)状态机序列检测器。

2)2进制系列位数至少5位。

3)设计一个伪随机数发生器,不停的产生2进序列码用于检测。

4)画出状态转换图。

5)检测器的工作频率不低于10MHz。

6)显示结果包括需检测的2进序列码和检测到序列的次数。

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

演示视频：

设计文档：

1. 工程文件

2. 程序文件

状态转换图

3. 程序编译

4. RTL图

5. Testbench

6. 仿真图

伪随机序列模块仿真

状态机仿真

部分代码展示:

module?mealy_state(
input?clk,
input?rst,//高电平复位
output?[7:0]?times,//检测到的次数
output?detected//检测到指示
);
//m_code序列发生器
m_code?i_m_code(
.?clk(clk),
.?rst(rst),//高电平复位
.?dout(dout)//输出伪随机序列
????);
//Mealy状态机，Mealy状态机：输出不仅取决于当前状态，还和输入有关
state_machine?i_state_machine?(
.?clk(clk),
.?rst(rst),//高电平复位
.?dout(dout),//输入伪随机序列
.?times(times),//检测到的次数
.?detected(detected)//检测到指示
);
endmodule

点击链接获取代码文件：http://www.hdlcode.com/index.php?m=home&c=View&a=index&aid=964