数字密码启动器设计Verilog代码Quartus仿真

名称：数字密码启动器设计Verilog代码Quartus仿真

软件：Quartus

语言：Verilog

代码功能：

数字密码启动器具体设计要求：

1、?数子密码启动器采用?4?个十进制数，输入密码时通过数码管显示当前输入的数字。

2、?当?4?位密码输入正确后（初始密码为可自定义?4?位十进制数，报告中请写明），系统可以正确启动装置；当密码输入错误（多一位、少一位或错误）时，系统给出警报。

3、?系统复位后处于等待状态，按下?Ready?键后，准备就绪，可以输入密码。

4、 密码输入正确后，可以启动。

5、?密码输入错误时，系统给出警报，红灯闪烁，蜂鸣器响，此时?Ready?和?Wait_t?无效，必须由安保人员重新设置到等待状态。

6、?启动事件发生后，系统应重新回到等待状态。

7、?十个数字键作为密码输入。

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

演示视频：

设计文档：

1. 工程文件

2. 程序文件

3. 程序编译

4. Testbench

仿真图

部分代码展示:

/数字密码启动器具体设计要求：
//1、 数子密码启动器采用 4 个十进制数，输入密码时通过数码管显示当前输入的数字
//2、 当 4 位密码输入正确后（初始密码为可自定义 4 位十进制数，报告中请写明），系统可
//以正确启动启动装置；当密码输入错误（多一位、少一位或错误）时，系统给出警报
//3、 系统复位后处于等待状态，按下 Ready 键后，准备就绪，可以输入密码。
//4、 密码输入正确后，可以启动
//5、 密码输入错误时，系统给出警报，红灯闪烁，蜂鸣器响，此时 Ready 和 Wait_t 无效，必
//须由安保人员重新设置到等待状态
//6、 启动事件发生后，系统应重新回到等待状态
//7、 十个数字键作为密码输入
module bomb_control(
input Clk,//标准时钟信号 25khz
input Rst,//复位后出于等待状态，低有效
input Wait_t,//进入密码输入状态时，在密码输入完毕确认前，可通过 Wait_t 回到等待状态，密码确认后，该按键无效
input Setup,//错误重建信号,密码输入错误时，系统给出警报，红灯闪烁，蜂鸣器响，此时 Ready 和 Wait_t 无效，必须由安保人员重新设置到等待状态
input Ready,//就绪后可输入密码
input Fire,//且仅当密码输入正确时有效,其余情况按下该按键进入警报
input Sure,//密码输入完毕，确认
input A0,//密码输入按键
input A1,//密码输入按键
input A2,//密码输入按键
input A3,//密码输入按键
input A4,//密码输入按键
input A5,//密码输入按键
input A6,//密码输入按键
input A7,//密码输入按键
input A8,//密码输入按键
input A9,//密码输入按键
output??LT,//密码输入正确，绿灯亮,高有效
output??BT,//启动成功，黄灯亮,高有效
output??RT,//密码输入错误，红灯以 1hz 频率闪烁
output??LB,//密码错误，蜂鸣器响
output [3:0] M_disp//当前输入数字
);
parameter mima=16'h5643;//定义初始密码为5643
//定义4个寄存器储存输入密码
reg [15:0] number_mima=16'd0;

点击链接获取代码文件：http://www.hdlcode.com/index.php?m=home&c=View&a=index&aid=940