Verilog基础--数码管

libing64

感觉黑金开发板的例程很磨叽，很不规范，因此决定自己写。数码管的代码：

1. module seg7
   
2. (
   
3.         CLK, RSTn, LED,en
   
4. );
   
5. 
   
6.         input CLK, RSTn;
   
7.         output [7:0] LED;
   
8.         output  en;
   
9.                 reg rEn = 1'b0;
   
10.         parameter T1s = 26'd50_000_000;
    
11.         reg [31:0] count;
    
12.         
    
13.                 reg [3:0] number = 4'b0000;
    
14. 
    
15.                 parameter         _0 = 8'b1100_0000,
    
16.                                                 _1 = 8'b1111_1001,
    
17.                                                 _2 = 8'b1010_0100,
    
18.                                                 _3 = 8'b1011_0000,
    
19.                                                 _4 = 8'b1001_1001,
    
20.                                                 _5 = 8'b1001_0010,
    
21.                                                 _6 = 8'b1000_0010,
    
22.                                                 _7 = 8'b1111_1000,
    
23.                                                 _8 = 8'b1000_0000,
    
24.                                                 _9 = 8'b1001_0000,
    
25.                                                 _a = 8'b1000_1000,
    
26.                                                 _b = 8'b1000_0011,
    
27.                                                 _c = 8'b1100_0110,
    
28.                                                 _d = 8'b1010_0001,
    
29.                                                 _e = 8'b1000_0110,
    
30.                                                 _f = 8'b1000_1110;
    
31. 
    
32.                
    
33.         
    
34.         always @(posedge CLK or negedge RSTn)
    
35.                 if(!RSTn)
    
36.                         count <= 0;
    
37.                 else if (count == T1s)
    
38.                         count <= 26'b0;
    
39.                 else count <= count + 26'b1;
    
40. 
    
41.                 always @(posedge CLK or negedge RSTn)
    
42.                         if(!RSTn)
    
43.                                         number <= 4'b0000;
    
44.                 else if(count == T1s)
    
45.                     number <= number + 1'b1;   
    
46. 
    
47. 
    
48.         reg[7:0] rLED;
    
49.         always @(posedge CLK or negedge RSTn)
    
50.                 if(!RSTn)
    
51.                         rLED <= 8'b0000_0001;
    
52.                 else if(count == T1s)
    
53.                                                 case(number)
    
54.                                                         0:rLED <= _0;
    
55.                                                         1:rLED <= _1;
    
56.                                                         2:rLED <= _2;
    
57.                                                         3:rLED <= _3;
    
58.                                                         4:rLED <= _4;
    
59.                                                         5:rLED <= _5;
    
60.                                                         6:rLED <= _6;
    
61.                                                         7:rLED <= _7;
    
62.                                                         8:rLED <= _8;
    
63.                                                         9:rLED <= _9;
    
64.                                                         10:rLED <= _a;
    
65.                                                         11:rLED <= _b;
    
66.                                                         12:rLED <= _c;
    
67.                                                         13:rLED <= _d;
    
68.                                                         14:rLED <= _e;
    
69.                                                         15:rLED <= _f;
    
70.                                                         default:rLED <= _0;
    
71.                                                 endcase
    
72. 
    
73.         assign LED = rLED;
    
74.                 assign en = rEn;
    
75. endmodule
    
76.                

复制代码

tcl代码

1. #------------------GLOBAL--------------------#
   
2. set_global_assignment -name RESERVE_ALL_UNUSED_PINS "AS INPUT TRI-STATED"
   
3. set_global_assignment -name ENABLE_INIT_DONE_OUTPUT OFF
   
4. 
   
5. #复位引脚
   
6. set_location_assignment        PIN_M1        -to RSTn
   
7. 
   
8. #时钟引脚
   
9. set_location_assignment        PIN_R9        -to CLK
   
10. 
    
11. #数码管对应的引脚
    
12. set_location_assignment        PIN_M8        -to LED[0]
    
13. set_location_assignment        PIN_L7        -to LED[1]
    
14. set_location_assignment        PIN_P9        -to LED[2]
    
15. set_location_assignment        PIN_N9        -to LED[3]
    
16. set_location_assignment        PIN_M9        -to LED[4]
    
17. set_location_assignment        PIN_M10        -to LED[5]
    
18. set_location_assignment        PIN_P11        -to LED[6]
    
19. set_location_assignment        PIN_N11        -to LED[7]
    
20. 
    
21. set_location_assignment        PIN_N6        -to en

复制代码

下载后数码管从0显示到f，比较简单，看官勿喷~

libing64

排版问题有点蛋碎，在notepad++下排好后，QuartusII下就乱了，反之亦然
QuartusII中貌似中文会变成乱码，不知为何~