Arria V GX收发器入门套件

ladou

Altera? Arria? V GX FPGA收发器入门套件提供了全面的设计环境，包括您立即开发低成本FPGA应用所需要的全部硬件和软件。开发套件符合RoHS要求。开发套件具有以下特性：

1、Arria V GX FPGA——360KLE、F1517封装、24X6.6G XCVR、C4速率等级2、一个I/O扩展插槽——一个高速中间连接卡(HSMC)3、16 MB SDRAM存储器4、高清晰多媒体接口(HDMI)和串行数字接口(SDI)连接5、 SMA

收发器入门套件组成：Arria V GX收发器入门套件包括：Arria V GX FPGA开发板(参见图1)FPGA：Arria V GX 5AGXFB3H4F35C4NES系统控制器：MAX? V 5M2210ZF256C4N电源监视器GUI一个模数转换器(ADC)，8通道非隔离电源采用并行闪存装入程序(PFL)的快速被动并行(FPP) x16模式控制和状态寄存器嵌入式USB-BlasterTM II：MAX II EPM570GM100C4NHDMI 1.3 TXx4 XCVR，3.4 Gbps (最大规范)和340 MHz TX时钟(规范要求)HDMI TX连接器TI HDMI电平转换器SN75DP130电平转换器XCVR PCML 1.5V <-> TMDS电平DDC和HPD <-> HDMI兼容电平高达5.4 Gbps的数据通道；HDMI 1.3最大只需要3.4 Gbps340 MHz时钟通道；足以支持3.4 Gbps数据速率HDMI规范：时钟周期= 10x UICLKIN需要100 MHz时钟输入，以产生TX clk和内核逻辑。SDI 3Gx1 XCVR TX/RX环回x2 SMB连接器和电缆(套件不含电缆)最大2.97 Gbps使用国家半导体公司的驱动器/接收器LMH0384SQ/LMH0303SQxXCVR refclk需要148.5 MHz和148.35 MHz，以分别支持US和EU标准。使用VCXO来精确调整并锁定至恢复后的CDR频率内核逻辑需要125 MHz CLKINHSMCx8 XCVR，高达6.375 Gbps不符合PCI Express? (PCIe?) HIP引脚分配x4 CMOSx17差分使用专用TX/RX通道x2低电压差分信号(LVDS)时钟输入x2差分时钟输出I2CJTAG最小电流支持2A @ 3.3V1A @ 12V由Si 5338时钟发生器为xcvr refclk产生专用时钟域HSMC环回，支持BTS GUISMA7x XCVR TX/RX通道1x LVDS时钟输入由Si 5338时钟发生器为xcvr refclk产生专用时钟域DDR3 SDRAM x32Micron MT41J64M16JT-15E DDR3 SDRAM 8MX16X8两个器件：2 x16宽度 = x32BTS DDR3 SDRAM GUI使用Uniphy和高性能(HP)控制器IISSRAM1024k x18，18 Mb ISSI IS61VPS102418A与闪存共享地址或者数据用户IOLCD字符x4 DIP开关x3 PBx4 LED配置FPP x16模式两个闪存512Mbit Numonyx PC28F512P30BF (52 MHz FMAX)JTAG插头嵌入式USB Blaster IICypress微控制器CY7C68013A用作USB PHY 2.0MAX II以太网10/100/1000 Base-TRJ-45连接器，板上LED用于显示链路状态Marvell以太网PHY 88E1111需要来自CLKIN的100 MHz和125 MHz时钟图1.Arria V GX入门套件电路板，含有一个5AGXB3ES FPGA器件

图2.Arria V GX入门套件电路板结构图