LatticeSC SFI-5评估板

ladou

SFI-5评估板为包括高速SFI-5接口的开发和高速应用原型提供了一个功能性的平台。此评估板也可以用于验证SFI-5性能，因为它与 LatticeSC SERDES通道可在600Mbps和3.125Gbps的数据速率下运行。此评估板具有通过SMA连接器使高速SERDES通道连接至测试测量设备的能力。评估板设计时使用标准的FR4绝缘通孔板，单端的额定阻抗是50欧姆，差分线的额定阻抗是100欧姆。此评估板可完全调试和分析出LatticeSC设备的特色。评估板概述

LatticeSC SFI-5评估板特征如下：

       

• LFSCM3GA80E-6FF1704C FPGA       
  
• SERDES/FPGA结构 SFI-5接口       
  
• 通过300引脚MSA转发器互连的40-Gigabit SFI-5接口       
  
• SERDES高速接口SMA 测试点和时钟接口       
  
• 用于CAT5电缆标准的物理层测试的SERDES连接至RJ-45       
  
• 36-bit QDR2存储设备       
  
• 电源连接和电源       
  
• ispVM?编程支持       
  
• 板上和外部时钟源       
  
• 通过标准的ispVM JTAG连接的ORCAstra 演示软件接口       
  
• 用户自定义输入输出端       
  
• 包含高速时钟和数据接口的SMA连接器       
  
• 通过安捷伦逻辑分析仪探头连接的性能监控
  

SFI-5标准和Lattice IP核

Lattice SFI-5 IP核被验证可在LatticeSC/M FPGAs上建立OIF-compliant SFI-5。SFI-5定义了一个40Gbps典型连接的通讯接口，包括框架、FEC处理器你和SERDES。SFI-5接口的目的是通过多通道并行传输数据，这些在发射机和接收机之间的通道可能是相互歪斜的。为了匹配最长延时通道传送的数据，SFI-5接收机推迟收到来自所有通道的数据。这消除了通道之间外泄的变化。Availability

此板只用于借用或验证。