#每日一练6.2#千兆以太网：发送——ODDR原语测试

tian2659

为鼓励大家动手动脑，早日成为技术大牛。电路城论坛现在推出#每日一练#栏目，由版块版主出题及提供答案，内容涉及电源，射频，单片机等各种技术话题。我们会在周一至周五的早上10：30更新问题和前天问题的解题思路及答案。欢迎大家参与。

本期内容来源于： Casper.T，电子与通信工程专业，在读硕士，对模拟通信，智能电子设计以及FPGA图像处理和加速器有丰富的设计经验。现主要从事电子信息技术运营方面的工作。

ODDR原语测试：

　　FPGA 传输的数据为单沿数据，而 PHY 传输的数据为双沿数据，所以FPGA 发送心跳包的最后需要使用 ODDR 原语将单沿数据转换为双沿数据。通常情况下 FPGA 处理数据使用的时钟为晶振产生的时钟（FPGA 时钟），而 FPGA 传输来的数据经过ODDR 原语后转换为双沿的数据都是和 PHY 的时钟同步，所以我们如果想把 FPGA 时钟的数据传给 PHY 芯片则需要进行跨时钟域，将 FPGA 时钟同步的数据转换为 PHY 时钟同步的数据。此处单沿转双沿数据采用 Output DDR 原语，简称 ODDR，将单沿 8bit 数据转换为双沿 4bit 数据。

　　ODDR原语可参考Xilinx 7 Series FPGA Libraries Guide for HDL Designs 。

问：在此算法基础上你能利用手中的开发板实现单沿数据向双沿数据的转换吗？

答：

游客，如果您要查看本帖隐藏内容请回复

答案汇总：https://www.cirmall.com/bbs/thread-161132-1-1.html

参与讨论，即可快速获取以下几本电源书籍（电子版）

想成为论坛版主？想在#每日一练#展现你的技术才华？请联系工程师小助手Q：2740521371或邮箱：yanfen.mo@supplyframe.cncaihong.xiao@supplyframe.cn

qq1170478771

支持支持支持支持支持

qq53454226

学习一下

脑阔疼

6666666

结果不是如果

棒，值得学习

ke824

学习学习