每日一练8.12#基于FPGA的门控时钟的设计

tian2659

  为鼓励大家动手动脑，早日成为技术大牛。电路城论坛现在推出#每日一练#栏目，由版块版主出题及提供答案，内容涉及电源，射频，单片机等各种技术话题。我们会在周一至周五的早上10：30更新问题和前天问题的解题思路及答案。欢迎大家参与。

本期内容来源于：        Casper.T，电子与通信工程专业，在读硕士，对模拟通信，智能电子设计以及FPGA图像处理和加速器有丰富的设计经验。现主要从事电子信息技术运营方面的工作。 门控时钟定义: 门控时钟，指的是由组合逻辑产生的时钟，其中，组合逻辑的输入可以全部是数据信号，也可以包含原始时钟信号。由于组合逻辑中的基本单元是与或非等门电路，而与门和非门又具有“开关性”，故该类时钟又称为门控时钟,它是通过在时钟路径上增加逻辑门对时钟进行控制，使电路的部分逻辑在不需要工作时停止时钟树的翻转，而并不影响原本的逻辑状态。 通常情况下，不建议使用门控时钟，因为门控时钟由组合逻辑产生，那么它本身就潜伏了组合逻辑的最大隐患——竞争和险象，所以门控时钟信号很容易产生毛刺，而寄存器等存储单元对时钟信号的边沿都非常敏感，因此具有毛刺的时钟会造成时序逻辑的不稳定。 问：虽然上述说，不建议使用门控时钟，但是在低功耗设计领域，门控时钟的应用有很广泛，那么如何来选择要不要使用门控时钟呢？ 答： 游客，如果您要查看本帖隐藏内容请回复 答案汇总：https://www.cirmall.com/bbs/thread-161132-1-1.html 参与讨论，即可快速获取以下几本电源书籍（电子版） 想成为论坛版主？想在#每日一练#展现你的技术才华？请联系工程师小助手Q：2740521371或邮箱：yanfen.mo@supplyframe.cncaihong.xiao@supplyframe.cn

eefocus_3863209

看看