DSP系统的降噪技术简介

Embedded007

发信人:?sunsteel?(过了今晚一切都会好的……),?信区:?EST?

标??题:?DSP系统的降噪技术简介?

发信站:?兵马俑BBS?(Sun?May??2?18:32:02?2004),?本站(bbs.xjtu.edu.cn)?

??

DSP系统的降噪技术?

随着高速DSP（数字信号处理器）和外设的出现，新产品设计人员面临着电磁干扰（EMI?

）日益严重的威胁。?

早期，把发射和干扰问题称之为EMI或RFI（射频干扰）。现在用更确定的词"干扰兼容性?

"替代。电磁兼容性（EMC）包含系统的发射和敏感度两方面的问题。?

假若干扰不能完全消除，但也要使干扰减少到最小。如果一个DSP系统符合下面三个条件?

，则该系统是电磁兼容的：?

1．?对其它系统不产生干扰；?

2．?对其它系统的发射不敏感；?

3．?对系统本身不产生干扰。?

一．干扰定义?

当干扰的能量使接收器处在不希望的状态时引起干扰。干扰的产生不是直接的（通过导?

体、公共阻抗耦合等）就是间接的（通过串扰或辐射耦合）。?

电磁干扰的产生是通过导体和通过辐射。很多电磁发射源，如光照、继电器、DC电机和?

日光灯都可引起干扰。AC电源线、互连电缆、金属电缆和子系统的内部电路也都可能产?

生辐射或接收到不希望的信号。?

在高速数字电路中，时钟电路通常是宽带噪声的最大产生源。在快速DSP中，这些电路可?

产生高达300MHz的谐波失真，在系统中应该把它们去掉。在数字电路中，最容易受影响?

的是复位线、中断线和控制线。?

（1）传导性EMI?

一种最明显而往往被忽略的能引起电路中噪声的路径是经过导体。一条穿过噪声环境的?

导线可检拾噪声并把噪声送到另外电路引起干扰。设计人员必须避免导线捡拾噪声和在?

噪声产生引起干扰前，用去耦办法除去噪声。最普通的例子是噪声通过电源线进入电路?

。若电源本身或连接到电源的其它电路是干扰源，则在电源线进入电路之前必须对其去?

耦。?

（2）共阻抗耦合?

当来自两个不同电路的电流流经一个公共阻抗时就会产生共阻抗耦合。阻抗上的压降由?

两个电路决定。来自两个电路的地电流流经共地阻抗。电路1的地电位被地电流2调制。?

噪声信号或DC补偿经共地阻抗从电路2耦合到电路1。?

（3）辐射耦合?

经辐射的耦合通称串扰，串扰发生在电流流经导体时产生电磁场，而电磁场在邻近的导?

体中感应瞬态电流。?

（4）辐射发射?

辐射发射有两种基本类型：差分模式（DM）和共模（CM）。共模辐射或单极天线辐射是?

由无意的压降引起的，它使电路中所有地连接抬高到系统地电位之上。就电场大小而言?

，CM辐射是比DM辐射更为严重的问题。为使CM辐射最小，必须用切合实际的设计使共模?

电流降到零。?

二．影响EMC的因数?

电压--电源电压越高，意味着电压振幅越大而发射就更多，而低电源电压影响敏感度。?

??

频率--高频产生更多的发射，周期性信号产生更多的发射。在高频数字系统中，当器件?

开关时产生电流尖峰信号；在模拟系统中，当负载电流变化时产生电流尖峰信号。?

接地--对于电路设计没有比可靠和完美的电源系统更重要的事情。在所有EMC问题中，主?

要问题是不适当的接地引起的。有三种信号接地方法：单点、多点和混合。在频率低于?

1MHz时可采用单点接地方法，但不适于高频。在高频应用中，最好采用多点接地。混合?

接地是低频用单点接地而高频用多点接地的方法。地线布局是关键的。高频数字电路和?

低电平模拟电路的地回路绝对不能混合。?

PCB设计--适当的印刷电路板（PCB）布线对防止EMI是至关重要的。?

电源去耦--当器件开关时，在电源线上会产生瞬态电流，必须衰减和滤掉这些瞬态电流?

来自高di/dt源的瞬态电流导致地和线迹"发射"电压。高di/dt产生大范围高频电流，激?

励部件和缆线辐射。流经导线的电流变化和电感会导致压降，减小电感或电流随时间的?

变化可使该压降最小。?

三．降低噪声的技术?

防止干扰有三种方法：?

1．?抑制源发射。?

2．?使耦合通路尽可能地无效。?

3．?使接收器对发射的敏感度尽量小。?

下面介绍板级降噪技术。板级降噪技术包括板结构、线路安排和滤波。?

板结构降噪技术包括：?

*?采用地和电源平板?

*?平板面积要大，以便为电源去耦提供低阻抗?

*?使表面导体最少?

*?采用窄线条（4到8密耳）以增加高频阻尼和降低电容耦合?

*?分开数字、模拟、接收器、发送器地/电源线?

*?根据频率和类型分隔PCB上的电路?

*?不要切痕PCB，切痕附近的线迹可能导致不希望的环路?

*?采用多层板密封电源和地板层之间的线迹?

*?避免大的开环板层结构?

*?PCB联接器接机壳地，这为防止电路边界处的辐射提供屏蔽?

*?采用多点接地使高频地阻抗低?

*?保持地引脚短于波长的1/20,以防止辐射和保证低阻抗线路安排降噪技术包括用45o而?

不是90o线迹转向，90o转向会增加电容并导致传输线特性阻抗变化?

*?保持相邻激励线迹之间的间距大于线迹的宽度以使串扰最小?

*?时钟信号环路面积应尽量小?

*?高速线路和时钟信号线要短和直接连接?

*?敏感的线迹不要与传输高电流快速开关转换信号的线迹并行?

*?不要有浮空数字输入，以防止不必要的开关转换和噪声产生?

*?避免在晶振和其它固有噪声电路下面有供电线迹?

*?相应的电源、地、信号和回路线迹要平行以消除噪声?

*?保持时钟线、总线和片使能与输入/输出线和连接器分隔?

*?路线时钟信号正交I/O信号?

*?为使串扰最小，线迹用直角交叉和散置地线?

*?保护关键线迹（用4密耳到8密耳线迹以使电感最小，路线紧靠地板层，板层之间夹层?

结构，保护夹层的每一边都有地）?

滤波技术包括：?

*?对电源线和所有进入PCB的信号进行滤波?

*?在IC的每一个电源引脚用高频低电感陶瓷电容（14MHz用0.1uF，超过15MHz用0.01uF）?

进行去耦?

*?旁路模拟电路的所有电源供电和基准电压引脚?

*?旁路快速开关器件?

*?在器件引线处对电源/地去耦?

*?用多级滤波来衰减多频段电源噪声?

其它降噪设计技术有：?

*?把晶振安装嵌入到板上并接地?

*?在适当的地方加屏蔽?

*?用串联终端使谐振和传输反射最小，负载和线之间的阻抗失配会导致信号部分反射，?

反射包括瞬时扰动和过冲，这会产生很大的EMI?

*?安排邻近地线紧靠信号线以便更有效地阻止出现电场?

*?把去耦线驱动器和接收器适当地放置在紧靠实际的I/O接口处，这可降低到PCB其它电?

路的耦合，并使辐射和敏感度降低?

*?对有干扰的引线进行屏蔽和绞在一起以消除PCB上的相互耦合?

*?在感性负载上用箝位二极管(u=L*di/dt，箝位二极管可将u钳位，不至于产生高频高压?

脉冲)?

EMC是DSP系统设计所要考虑的重要问题，应采用适当的降噪技术使DSP系统符合EMC要求?

。?

fatony

关于射频设计和测试的资料

ckhao