[评测分享]
【超越者Spartan-6 FPGA开发板】 +2、搭建开发环境
#板卡评测
5405 人阅读
|
0 人回复
|
2021-05-06
TA的每日心情 | 开心 2025-9-22 14:25 |
|---|
签到天数: 1085 天 连续签到: 1 天 [LV.10]以坛为家III
版主
- 积分
- 20953
|
本帖最后由 TLLED 于 2021-5-6 17:35 编辑
搭建开发环境,创建一个项目例程来验证开发环境。
一、资料下载
1.1、正点原子FPGA超越者开发板的官网下载链接
http://www.openedv.com/docs/boards/fpga/zdyz-chaoyuezhe.html
1.2、光盘B里面是开发软件包,按照开发板教程一步步安装ISE14.7完成。
安装完成后,打开软件输入序列号界面时,出现闪退现象,按照手册上的操作,问题解决
1.3、在网上找打学习用的和谐文件
二、项目工程
2.1、创建工程目录
2.2、添加项目文件
在项目中添加led.v和led.ucf约束文件
2.4、程序文件
2.4.1、led.v
- //////////////////////////////////////////////////////////////////////////////////
- // Company:
- // Engineer:
- //
- // Create Date: 10:04:19 05/06/2021
- // Design Name:
- // Module Name: led
- // Project Name:
- // Target Devices:
- // Tool versions:
- // Description:
- //
- // Dependencies:
- //
- // Revision:
- // Revision 0.01 - File Created
- // Additional Comments:
- //
- //////////////////////////////////////////////////////////////////////////////////
- module led(
- input sys_clk ,
- input sys_rst_n,
- output reg [3:0] led
- );
- reg [23:0] counter;
- //200ms计时
- always @(posedge sys_clk or negedge sys_rst_n) begin
- if (!sys_rst_n)
- counter <= 24'd0;
- else if (counter < 24'd1000_0000)
- counter <= counter + 1'b1;
- else
- counter <= 24'd0;
- end
- //改变LED状态
- always @(posedge sys_clk or negedge sys_rst_n) begin
- if (!sys_rst_n)
- led <= 4'b0000;
- else if(counter == 24'd1000_0000)
- led <= led+1;
- end
- endmodule
复制代码 2.4.2、led.ucf
- # PlanAhead Generated physical constraints
- NET "sys_clk" LOC = N8 | IOSTANDARD = "LVCMOS33";
- NET "sys_rst_n" LOC = G16 | IOSTANDARD = "LVCMOS33";
- NET "led[0]" LOC = T5 | IOSTANDARD = "LVCMOS33";
- NET "led[1]" LOC = M6 | IOSTANDARD = "LVCMOS33";
- NET "led[2]" LOC = M7 | IOSTANDARD = "LVCMOS33";
- NET "led[3]" LOC = T3 | IOSTANDARD = "LVCMOS33";
复制代码
2.5、编译项目
2.6、下载程序
2.6.1、进入下载界面
双击program下载程序
三、程序运行
LED指示灯累加计数显示。
|
|
|
|
|
|
|
|
|