回答

收藏

axi总线读写通道插入一级寄存器模块verilog源码,已验证,...

FPGA/DSP FPGA/DSP 1866 人阅读 | 0 人回复 | 2021-11-17

个人编写的axi总线读写通道插入一级寄存器模块,已经充分验证。
希望对正在学习axi总线的同仁有所帮助,顺便多得点积分。

eetop.cn_axibusregslice.rar

1.98 KB, 下载次数: 2

分享到:
回复

使用道具 举报

您需要登录后才可以回帖 注册/登录

本版积分规则

关闭

站长推荐上一条 /3 下一条