登录/注册
与非网论坛 »首页 › 技术领域 › FPGA/DSP › 《设计与验证：Verilog HDL》

赞

18回答

0收藏

《设计与验证：Verilog HDL》

 

回答|共 18 个

倒序浏览

13#

jimcmwang

发表于 2023-7-3 12:43:26 | 只看该作者

如果您要查看本帖隐藏内容请回复
回复 支持 反对

使用道具 举报

14#

colcol

发表于 2024-3-22 23:42:11 | 只看该作者

多谢分享            
回复 支持 反对

使用道具 举报

15#

明月清风_a40715

发表于 2024-4-23 21:33:34 | 只看该作者

数字IC,多谢多谢
回复 支持 反对

使用道具 举报

16#

菜鸟-374691

发表于 2024-6-5 09:51:50 | 只看该作者



谢谢楼主的分享
回复 支持 反对

使用道具 举报

18#

eefocus_3898144

发表于 2024-8-21 08:59:40 | 只看该作者

FPGA新手，刚学verilog 谢谢分享
回复 支持 反对

使用道具 举报

19#

eefocus_3898144

发表于 2024-8-21 09:00:23 | 只看该作者

链接失效了，
回复 支持 反对

使用道具 举报

12
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 注册/登录

本版积分规则

avatar
积分
主题
+ 关注
关闭

站长推荐上一条 /3 下一条

  • 手机版| 小黑屋|

? 2010 - 2025 苏州广东会网络科技有限公司 版权所有 ICP经营许可证 苏B2-20140176 | 苏ICP备14012660号-6 | 苏公网安备 32059002001874号