回答

收藏

暴多的verilog设计实例,均有原代码!!

FPGA/DSP FPGA/DSP 1038 人阅读 | 0 人回复 | 2021-11-22

实例分为两部分,第1部分连续输入数据处理的电路设计是我们的课程设计,有详细的设计过程(分析过程,数据流图,以及状态机,源代码仿真和综合电路图),另一个是老师给的例题,有100多个例子吧,不过只有源代码和题目。希望能给大家做一个参考!!

总的来讲连续输入数据处理的电路设计设计不是很难,有兴趣的朋友还可以对这个设计做一些改进!!

eetop.cn_verilog设计.rar

347.24 KB, 下载次数: 10

分享到:
回复

使用道具 举报

您需要登录后才可以回帖 注册/登录

本版积分规则

关闭

站长推荐上一条 /3 下一条