基于verilog-A 的模拟电路行为模型及仿真

caroline11

随着集成电路技术的不断发展，片上系统（EO=）设计正在成为集成电路设计的发展方向。EO= 芯片集成了大量的 PQ 核，如微处理器、数字信号处理器
（8EQ）、模 R 数转换器（68=）、数 R 模转换器（86=）、模拟滤波器、存储器及射频（ST）单元等，使得芯片的设计规模远远超过了以往的设计，其片内通讯及 PQ 核接口的复杂程度也大大提高，从而使其设计的难度和复杂度都达到了前所未有的程度［#］，而 EO= 系统验证就成为了设计的难点