CMOS片上ESD保护电路设计研究

caroline11

本文对静电放电模型、集成电路的ESD失效机制、失效分析技术、静电保护电路设计进行了研究。对于CMOS数字、模拟、射频管脚和电源ESD钳位电路，针对已有电路的不足提出了几点改进的方法，给出了通过失效分析进行改进的过程，最后通过ESD测试结果验证了它们的有效性。