14位采样保持电路的全差分增益增强放大器的分析和设计

caroline11

介绍 了一种全差分增益增 强 CMOS运 算放 大器的设计 和 实现 。该放 大器 用于 14住 20MHz采样频 率的 流水线模／数 转换 器(A／D)的采样保持 电路 。为 了实现 大的输入共模 范围 ，采用折 叠式共 源共栅放 大器 。主放大 器采 用开 关电容共模反馈 电路在 获得 大输 出摆 幅的 同 时降低 了功 耗 。辅助放 大器 则采 用 简单 的连续 时 间共模 反馈 电路 。该放 大器采 用UMCLogic0．25 m 工艺 ，电源电压为 2．5V。Hspice仿真 结果显 示，在 负载为 15pF的情 况下，其增益为 104dB，单位增益带 宽 为 166MHz。