Supplyframe Supplyframe XQ Datasheet5 芯耀 Findchips bom2buy Siemens Xcelerator
关注我们
扫码关注
获取工程师必备礼包
板卡试用/精品课
设计助手
电子硬件助手 电子硬件助手
元器件查询 元器件查询

加入星计划，您可以享受以下权益：

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入

xilinx

加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

Xilinx(赛灵思)是全球领先的可编程逻辑完整解决方案的供应商。Xilinx研发、制造并销售范围广泛的高级集成电路、软件设计工具以及作为预定义系统级功能的IP（Intellectual Property）核。

Xilinx(赛灵思)是全球领先的可编程逻辑完整解决方案的供应商。Xilinx研发、制造并销售范围广泛的高级集成电路、软件设计工具以及作为预定义系统级功能的IP（Intellectual Property）核。收起

查看更多
类型
新鲜 热门

电路方案

查看更多

文章

查看更多
  • Xilinx FPGA中时钟资源：DCM、PLL、MMCM和CMT相关介绍
    本篇主要讨论Xilinx FPGA中时钟资源：DCM、PLL、MMCM和CMT相关介绍 最常见的完整集合是：DCM, PLL, MMCM，而它们通常被封装在更大的模块中，称为 CMT。 DCM：数字时钟管理器 - 最早期、基础的模块 PLL：锁相环 - 模拟/混合信号模块，比DCM更先进 MMCM：混合模式时钟管理器 - PLL的增强版，功能最全面 CMT：时钟管理通道 - 一个包含MMCM/PL
    1091
    08/21 14:05
    xilinx
  • 往期精选：基于 FPGA 和麦克风阵列的高速高精度声源定位系统设计
    频繁杂乱的鸣笛声，不但给周边居民的生活质量造成很大影响，而且增加了驾驶员的疲劳，影响行驶安全，并使乘客和行人在出行时倍感烦躁不安。在大多 数城市的道路上，时常出现禁止鸣笛的标志，然而并不是所有人都能自觉地遵守 规则，对鸣笛之人进行适当的处罚是确保这项规定能够顺利实施的必要举措。
    830
    06/23 19:57
    FPGA xilinx
    往期精选：基于 FPGA 和麦克风阵列的高速高精度声源定位系统设计
  • Xilinx PCIe高速接口入门实战（四）
    本文介绍PCIe IP核时钟结构、PCIe板卡时钟方案及复位设计相关内容。集成块输入系统时钟信号称为sys_clk，该时钟频率必须为100MHz、125MHz或250MHz。使用的时钟频率必须与Vivado IDE中的时钟频率选择相匹配。
    5876
    01/02 12:50
    PCIE xilinx
    Xilinx PCIe高速接口入门实战（四）
  • Xilinx PCIe高速接口入门实战（三）
    为保证FPGA设备可以连接并被系统识别，本节讨论了PCIe基础规范和PCIe板卡电气规范的对FPGA配置时间具体要求。在PCIe的标准系统中，当系统通电时，处理器上运行的配置软件开始扫描PCIe总线以发现机器拓扑。扫描PCIe层次结构以确定其拓扑结构的过程称为枚举过程，根复合体（RC）通过向设备发起配置事务来实现枚举过程。?
    5183
    2024/12/31
    PCIE xilinx
    Xilinx PCIe高速接口入门实战（三）
  • Xilinx PCIe高速接口入门实战（二）
    本文详细介绍7 Series Intergrated Block for PCI ExpressPCIe硬核IP接口功能描述及PCIe配置空间相关内容。
    1994
    2024/12/06
    PCIE xilinx
    Xilinx PCIe高速接口入门实战（二）

视讯

查看更多

课程

查看更多

直播

查看更多
热门作者 换一换
相关标签