芯耀
1886
在半导体工艺从微米级迈向纳米级，尤其是进入 28nm 及以下先进节点的过程中，衬底晶向的选择从传统的 <100> 转向 < 110>，并非偶然的技术调整，而是围绕器件性能突破、工艺兼容性优化展开的关键决策。这一转变的核心驱动力，源于 CMOS 电路中 PMOS 器件的性能瓶颈，以及先进制程对 “全器件性能均衡提升” 的迫切需求。
从半导体工艺发展的历史来看，<100> 晶向硅衬底曾长期占据主流地位，其核心优势在于电子迁移率表现优异。在硅晶体的晶格结构中，<100 > 晶向的原子排列方式使电子在沟道中运动时受到的晶格散射作用较弱，电子迁移率可达 1450 cm?/(V?s) 左右，能够很好地满足 nMOSFET（n 型金属 - 氧化物 - 半导体场效应晶体管）对驱动电流的需求。
早期半导体电路中，nMOS 器件主导逻辑运算，PMOS 器件仅作为互补结构辅助，<100 > 晶向衬底带来的 nMOS 性能优势足以覆盖整体电路需求，因此在 0.18μm 至 40nm 等成熟工艺节点中，<100 > 晶向始终是行业首选。
然而，随着工艺节点持续缩减至 28nm 及以下，PMOS 器件的性能短板逐渐成为制约 CMOS 电路整体效率的关键瓶颈。在 <100> 晶向衬底上，空穴（PMOS 的载流子）的迁移率仅为 250-450 cm?/(V?s)，不足电子迁移率的 1/3。这种载流子迁移率的巨大差异，导致 PMOS 的驱动电流远低于 nMOS，在高频逻辑电路中，PMOS 的开关速度会拖慢整体信号传输效率，甚至引发时序偏差问题。更重要的是，当工艺进入 FinFET（鳍式场效应晶体管）和 GAA（全环绕栅极）架构时代，器件沟道尺寸大幅缩小，载流子输运路径更短，迁移率对性能的影响被进一步放大 —— 若 PMOS 迁移率无法提升，即便 nMOS 性能再优化，整体电路的能效比也难以突破。
<110> 晶向衬底的出现，恰好为解决 PMOS 迁移率瓶颈提供了技术方案。从硅晶体的物理特性来看，<110 > 晶向的原子面间距与 < 100 > 不同，其晶格结构对空穴的散射作用显著减弱：在 < 110 > 晶向衬底上，空穴迁移率可提升至 600-800 cm?/(V?s)，是 < 100 > 晶向的 1.5-2 倍，完美匹配了先进工艺对 PMOS 驱动电流的需求。
同时，<110 > 晶向并非完全舍弃 nMOS 性能 —— 虽然其电子迁移率（约 1000 cm?/(V?s)）略低于 < 100 > 晶向，但通过鳍片宽度优化、栅极介电层改进等辅助工艺，nMOS 的性能损失可控制在 10% 以内，而 PMOS 性能的提升幅度却能达到 30% 以上，整体电路的能效比反而实现净提升。
除了载流子迁移率的优势，<110> 晶向衬底还与先进制程中的 “应变工程” 高度兼容，进一步放大了性能增益。在 FinFET 工艺中，为提升载流子迁移率，行业普遍采用 “应力记忆技术”（SMT）或 “选择性外延生长”（SEG）等应变方案：对于 PMOS，通过在沟道区域引入压应力，可压缩晶格间距，减少空穴运动的散射阻力。而 < 110 > 晶向衬底的晶格弹性特性，使其能够更高效地传递压应力 —— 实验数据显示，在相同的应变工艺下，<110 > 晶向衬底上 PMOS 的应力吸收效率比 < 100 > 晶向高 40%，空穴迁移率可在此基础上再提升 20%。这种 “晶向优势 + 应变技术” 的叠加效应，成为先进工艺突破性能瓶颈的关键组合拳。
从本质上看，衬底晶向的转变是半导体工艺 “从追求单一器件性能” 向 “追求系统性能均衡” 演进的缩影。在成熟工艺阶段，<100 > 晶向凭借 nMOS 优势满足了基本需求；而在先进节点，电路性能的瓶颈从 “有没有” 转向 “好不好”，PMOS 的短板成为关键制约。<110 > 晶向衬底通过解决迁移率失衡、兼容应变技术、适配混合工艺等多重优势，不仅突破了性能瓶颈，更推动了半导体器件从 “尺寸微缩” 向 “能效优化” 的战略转型，成为先进工艺不可或缺的技术基石。
欢迎大家交流，坚持分享芯片制造干货，您的关注+点赞+在看?是我持续创作高质量文章的动力，谢谢！
