芯耀
605
作者：SRC
MAPT路线图2.0版提出了更新的战略框架，旨在引导半导体行业应对日益严峻的挑战和机遇。该版本是2030年半导体十年计划和MAPT 1.0路线图的延续，强调了半导体设计、制造和集成领域新范式的紧迫性。它体现了在确保长期竞争力和安全的同时，推进信息和通信技术（ICT）发展的共同努力。
该路线图共包含十二章，覆盖从基础技术到产业生态的全链条内容。其中，半导体产业纵横特别筛选了与当前技术热点高度相关的六章重点分享给读者，包括：数字处理、模拟和混合信号半导体、光子学与微机电系统、先进封装与异构集成、材料、基材和供应链。此前，我们发布了业界首个3D半导体路线图，来了！（上），内容为数字处理、模拟和混合信号半导体部分。
本次内容为光子学与微机电系统、先进封装与异构集成、材料、基材和供应链部分。
01、光子学和MEMS
6.1 引言
光收发器可将电信号转换为光信号，并在光域中传输数据。数据的光传输既适用于封装间等相对较短的距离，也可用于封装内计算核心与内存之间的传输，而在另一个极端场景下，还能实现全球范围内不同数据中心之间的传输。长途光通信自20世纪末便已存在，当前其技术前沿正由城域及区域数据中心应用推动，相关最新进展可参考本文后续内容。另一方面，在计算领域，晶体管二维缩放速度放缓、内存与互连带宽不足等问题，正推动共封装光学（CPO）技术的发展——该技术融合了CMOS晶圆厂制造的集成光子学技术与先进集成电路封装技术。
传感器在环境数据采集方面发挥着关键作用，为智能家居、智慧城市、先进制造设施、自动驾驶汽车与卡车、无人机及机器人技术的创新提供支持。它们构成了物联网（IoT）与“现实世界”的接口，与人工智能（AI）相结合后，成为智能设备的核心基础，能够为我们提供关于周边世界的可执行情报。每个人每天都会通过智能手机、耳机、助听器、可穿戴健康监测设备等多种产品，与大量传感器产生交互。传感器还通过水质评估、污染检测等方式改善我们的日常生活，并借助结构健康监测、野火探测、预测性维护等应用保障我们的安全。医疗领域传感器技术的进步，让手术创伤更小、诊断更精准及时、治疗更易管理。传感器的微型化引发了医疗保健领域的革命，使得诊断可在偏远地区或家庭中开展，并催生了可植入、可摄入或可穿戴式传感器及神经探针。这类传感器大多基于微机电系统（MEMS）技术制造。MEMS器件及制造技术还可用于光学设备的调谐、调制或对准调整，例如可调谐滤波器、激光器和光纤，进而促成近红外材料分析扫描仪等新型产品的问世。此外，MEMS与光子集成电路（PICs）技术的同步成熟，将催生出以往无法实现的全新产品。
第6.2-6.6节将探讨光电子技术在电信、数据通信及激光雷达（LIDAR）领域的技术现状与发展路线图。
第6.7-6.11节将聚焦传感器领域的相关技术现状与发展路线图。
第6.12节将阐述本章与本路线图其他章节之间的潜在关联。
6.2 光电子技术的应用场景
以下三大应用场景凸显了未来5-10年光电子技术的需求及依赖关系。
表6.1：光电子技术应用场景的需求及依赖关系
6.3 光电子技术的行业目标与发展趋势
6.3.1 电信领域
长途网络中的光收发器已实现广泛应用，这得益于以下多个领域的同步技术进步：
- 低损耗、低色散、宽带宽玻璃光纤的制造技术
- 基于III-V族化合物的光发射器与光探测器
- 密集波分复用（DWDM）技术
- 掺铒光纤放大器（EDFA）
多年来，光收发器的形态不断演进：从定制设计的设备，到板载模块，再到多种多源协议（MSA）规范的小型可插拔模块（SFP）。这些独立的可插拔收发器，如今已成为网络系统中不可或缺的核心组件。
长途网络用收发器依赖相干通信技术——数据通过幅度和相位进行编码，需借助定制数字信号处理器（DSP）完成解调。相干格式不仅具备高频谱效率和高接收灵敏度，还能通过接收端的数字信号处理，便捷地克服长途传输中的信号失真（如信号色散等）问题。
800G相干项目针对园区网和数据中心互联（DCI）应用，制定了具备互操作性的800G相干线路规范，核心特性如下：
1. 为两类应用场景定义单波长800G相干线路接口
2. 支持最长80-120公里的放大单跨段密集波分复用（DWDM）链路
3. 支持2-10公里的无放大固定波长链路
4. 支持以太网客户端（最低100GE），总带宽最高可达800G
光互联论坛（OIF）于2024年光纤通信会议（OFC）期间，首次举办了公开的800ZR多厂商互操作性测试。Open-ZR+技术则将区域/长途通信的目标传输距离提升至400G级别。
区域/城域/长途通信的技术发展路线图如下表所示。
表6.2：长途通信技术发展路线图
6.3.2 数据通信：可插拔收发器与共封装光学（CPO）
当前，小型可插拔（SFP）封装的非相干光收发器（基于幅度调制）主导着短距离光连接（最长10公里）市场，其总数据速率最高可达800 Gbps（采用50吉波特四电平脉冲幅度调制（PAM-4），8条通道各100 Gbps）。采用PAM调制的核心驱动力之一，是与电互连串并转换器（SerDes）的兼容性。尽管可插拔收发器预计仍将占据机架间数据互连市场的主导地位，但在将数据速率提升至100吉波特及200吉波特的同时，如何将热功耗控制在可接受水平，已成为其面临的关键挑战。
人工智能与机器学习（AI/ML）加速器及计算集群的快速发展与规模化部署，正持续突破互连带宽、功率效率和延迟的极限——这一需求覆盖从芯片级到由数千个GPU、CPU及存储芯片组成的大型系统。当数据速率提升至100吉波特及以上时，从芯片串并转换器（SerDes）到光收发器数据输入引脚之间的铜质走线损耗，将给信号完整性带来严峻挑战。
对带宽提升和功率效率的持续追求，将推动数据中心内的光互连架构从可插拔光模块向共封装光学（CPO）转型，初期聚焦短距离（1米以内）场景，长期路线图还包括封装内光学3D-CPO技术。
将光收发器集成到同一封装内（而非采用SFP可插拔模块），可通过更短、更低损耗的互连（甚至直接驱动光学器件），消除印刷电路板（PCB）上的长距离铜质走线，从而解决信号完整性问题。但要真正突破封装级别的带宽密度瓶颈，可能需要引入电信收发器中使用的密集波分复用（DWDM）技术，同时维持短距离共封装光学的低损耗特性。目前，将光子学技术融入集成电路封装的相关探索已启动，近年来已有部分初期产品亮相，展现了从独立收发器向CPO或专为CPO设计的光学引擎的转型趋势。
必须强调的是，若不采用密集波分复用（DWDM）或等效复用技术在单根光纤上承载多个光通道，光纤的巨大带宽潜力将无法充分释放（难以通过光子学技术实现带宽密度的数量级提升）。在光子集成电路（PIC）上成功部署DWDM或相干技术后，还能在给定光纤带宽下，灵活权衡通道数据速率与通道数量——这种权衡有助于提升能源效率并降低系统成本。未来几年，随着光子互连的带宽密度不断提升、应用日益普及，降低整个光学系统的单位比特能耗、单位比特成本及延迟（尤其针对AI/ML应用）将变得愈发关键。通过短距离、低损耗通道将光学器件与专用集成电路（ASIC）及其他计算芯片共封装，有助于实现上述功率效率提升和带宽增强目标，支持低功耗电光转换及大规模系统中的高带宽数据传输。但需注意，通过光学重分布层（ORDL）实现封装内密集光学布线，需要协同设计核间光刻解决方案与非多项式时间完全路由算法，以避免多掩膜版及拼接误差，确保ORDL能与电子硅通孔（e.g. 用于AI专用集成电路的供电网络）的需求兼容。
共封装光学（CPO）最核心的价值主张，是提升带宽密度与增强能源效率。
表6.3：面向规模化扩展计算应用的近期技术演示
计算应用程序的最新演示：扩大规模
图6.6 和 6.7 显示了完全共封装 PCB 的示例，其中带有 Ranovus Odin 光收发器，运行速度为 800 Gbps，与 AMD/Xilinx 的 Versal FPGA 集成在同一封装基板上。
挑战
耦合技术
包括垂直耦合、可插拔连接器、倏逝波耦合、微透镜阵列、多芯光纤（有助于减小间距）、支持无源对准的容错设计、光子引线键合等技术方向。
激光器技术
需研发更高功率激光器、带锁频功能的密集波分复用（DWDM）多波长光源、与光子学器件集成的激光器、光频梳光源等。
平台技术
核心聚焦光子架构/中介层、封装内光学重分布层（ORDL）的研发与应用。
当前，800G以太网正逐步扩大部署规模，向1.6T以太网的转型也在推进中。现有800G光模块在每个方向采用8条电通道（8条发射通道（Tx）和8条接收通道（Rx）），每条通道的数据速率为100G四电平脉冲幅度调制（PAM-4），单个模块的总带宽可达800Gb/s。1.6T光模块将通道速率提升至200G PAM-4，而3.2T光模块已崭露头角——预计最快到2027年，就需要满足单通道400G速率及超过100GHz调制带宽的技术需求。2025年以太网技术路线图显示，3.2T以太网（3.2TbE）计划于2030年实现落地。
表6.4：以太网技术路线图
6.3.3 高级驾驶辅助系统（ADAS）调频连续波（FMCW）激光雷达（LIDAR）
用于深度感知的激光雷达已成为汽车、工业及安防等多个领域的关键支撑技术。尽管激光雷达技术已存在数十年，在各类应用中实现了先进性能，但早期产品的尺寸与成本过高，限制了其在大批量应用中的广泛普及。十多年前，自动驾驶领域引发的创新热潮推动了该技术发展，通过半导体芯片级技术实现传感器的大幅微型化，同时显著降低了成本。
目前应用最广泛的主流激光雷达技术方案为飞行时间（ToF）和调频连续波（FMCW）。飞行时间激光雷达与脉冲雷达原理相似，通过发射高功率辐射脉冲，测量脉冲经场景中物体反射后返回的时间来实现感知。调频连续波激光雷达的工作方式与之类似，以低功率连续光束照射场景，光束频率会随时间变化；反射信号与激光源的副本进行相干混频，产生拍频以推断距离；物体的任何移动都会产生多普勒频移，可用于计算径向速度。
飞行时间技术具有易于实现的优势，但面临阳光干扰、人眼安全等问题，进而导致探测距离性能受限。更长波长的激光具有更好的人眼安全性，适用于长距离探测场景。调频连续波技术从本质上不受阳光干扰，动态范围高，通常探测距离性能更优，还能实现逐像素速度测量。要满足消费级汽车的应用需求，其成本目标需控制在每台500美元以下，这就需要将多个激光器和放大器集成到光子集成电路（PIC）中，以控制整体成本。调频连续波技术具备更高灵敏度和速度检测功能的潜力，但仍需克服集成与封装方面的障碍，才能实现大规模普及。
过去十年间，汽车激光雷达技术已日趋成熟，目前所有达到4级无人驾驶水平、并在公共道路部署的乘用车和商用车中，均配备了该技术。这些车辆中使用的激光雷达类型多样，包括短距离大视场角传感器和长距离小视场角传感器。传感器采用的红外波长范围从808纳米到1550纳米不等，每种波长在实现难度、阳光干扰抗性、人眼安全性和探测距离性能等方面各有优劣，需权衡选择。未来十年，该技术有望实现大批量生产和规模化部署。随着激光雷达在具有严格功能安全要求的自动驾驶汽车传感器套件中应用日益广泛，其性能提升、微型化、可制造性优化及成本降低将获得强劲驱动力。
面向工业自动化、具备微米级精度的高精度激光深度感知技术，预计将在未来十年走向成熟。这类技术可应用于工业机器人感知、生产线自动化、计量检测及国防工业等领域。
要实现高分辨率、人眼安全的长距离激光雷达，需要采用带隙小于硅的硅基集成组件，这类组件可工作在短波红外（SWIR）波段。同时，还需将这些传感器封装在超小尺寸的封装体中。
为实现高级驾驶辅助系统（ADAS）激光雷达的纯固态光束控制，需进一步研发光学相控阵（OPA）和光栅技术。纯固态光束控制将降低成本、提高可靠性并缩小激光雷达扫描系统尺寸，这些都是实现SAE 3级及以上自动驾驶汽车量产的必要条件。量产车辆的高级驾驶辅助系统激光雷达，还需要将发射器与光学相控阵/光栅元件、探测器与点云处理单元在硅片级实现集成。这种多元件集成可通过元件协同设计、晶圆级混合键合或类似技术实现。
综上，未来十年有望推动激光雷达技术普及的市场包括：
- 汽车与交通领域：高级驾驶辅助系统（含乘用车、卡车、机车、无人机）
- 工业领域：高精度深度感知、仓储自动化、工厂自动化与机器人视觉（物理人工智能）及感知系统
- 安防领域：安防基础设施鸟瞰传感器、增强型夜视系统、海上监测
- 农业领域：测绘、肥料自动化施用、收割及其他应用
- 智慧城市领域：交通控制与监测、测速、执法
激光雷达市场的增长需要多种半导体产品的支撑。高功率连续波（CW）和脉冲激光器（用于光生成）、硅光子学器件（用于光操控）、模拟/混合信号驱动电子设备、高灵敏度探测器及数字信号处理专用集成电路（ASIC），将构成该领域发展的核心支柱。未来几年，行业将推动激光雷达向更高分辨率（每秒点数）、更远探测距离、更低功耗、更小尺寸和更低成本的方向发展。
技术展望总结（2025-2035年）
中短期（2025-2032年）
- 低损耗光子材料：氮化硅（SiN）集成技术落地
- 多层氮化硅平台：实现无热性能与芯片密度提升
- 硅基光子学上混合集成磷化铟（InP）或砷化镓（GaAs）技术：由商业代工厂部署并提供相关服务
- 长距离（500米）激光雷达：实现商业应用与规模化部署
长期（2032-2035年）
- 用于光束控制与操控的光学相控阵：达到商业成熟阶段
- 百万像素发射器-接收器阵列：支持高每秒点数/帧速率的激光雷达，接近视频分辨率
- 拓扑光子学：用于芯片上超高稳定性路由
长距离激光雷达关键参数
- 探测距离：＞500米
- 视场角：170°×30°
- 距离精度：长距离下可达毫米级
- 速度精度：最高5厘米/秒
- 每秒点数：1000万点/秒
- 成本：300-2000美元
- 复杂度：高
6.4 光电子技术核心组件
本节将详细介绍6.3节应用场景所需的核心构成单元与关键组件。
6.4.1 电光调制器
电信与数据通信收发器对带宽提升的需求呈指数级增长，需在不牺牲调制效率和损耗指标的前提下实现带宽突破，这离不开重大技术创新。调制器的核心功能是将电域数据流转换为光域信号，为光纤高速数据传输提供支撑。随着收发器向更高线速率、更高带宽密度的应用场景演进，调制器技术需在调制带宽、能源效率、尺寸和延迟等方面持续升级。传统上，这种升级通过通道速率提升、调制格式优化和通道数量增加的组合方式实现。
电信领域需持续支持相干调制方案，包括利用同相分量和正交分量的调制技术，以及双偏振调制技术。线性驱动可插拔光模块（LPO）解决方案要求对调制器进行线性直接驱动，且尽量减少或不使用数字信号处理器（DSP），以最大限度降低延迟并控制功耗。对于与计算芯片（CPU、GPU、XPU、IPU）共封装的应用场景，调制器需在提升带宽的同时大幅缩小尺寸，环形谐振器等解决方案应运而生。
目前，400G、800G和1.6T光模块已采用多种调制器方案，包括基于硅光子学、磷化铟（InP）或铌酸锂（LiNbO?）的马赫-曾德尔调制器（MZM）、基于III-V族材料的外调制激光器（EML）或电吸收调制器（EAM），以及直接调制激光器（DML）。
面向支持3.2T及单通道400G速率收发器的下一代调制器，全新的技术路径和材料体系正处于积极研发阶段。基于硅光子学的解决方案——无论是采用行波电极（TWE）马赫-曾德尔调制器，还是环形调制器等谐振器结构——均依赖等离子体色散效应。由于该效应较弱，需通过掺杂硅中的动态电流实现硅结电容充放电，以获得调制载流子密度，这会导致寄生电容较高，因此难以高效将单通道速率扩展至200G以上。紧凑型谐振器件可形成具有足够带宽的集总元件负载，但还受限于品质因数（Q因子）决定的带宽（即受谐振器内光子寿命限制的带宽）与光幅度衰减之间的权衡关系。此外，谐振器件需要复杂的波长控制，这就要求更严格的热管理和电子设计，以应对谐振器件固有的非线性特性。结合谐振式器件和干涉式器件优势的新型调制器架构（如环形辅助马赫-曾德尔干涉仪），仍需进一步深入研究。
通过均衡技术可实现部分解决方案，例如光均衡技术已被用于将行波电极马赫-曾德尔调制器的带宽扩展至100GHz，但需在尺寸、损耗和消光比方面做出权衡。而具有更强电光特性的材料，有望在合理的尺寸和电压摆幅范围内持续提升调制器带宽，因此备受关注。近期研究已实现带宽＞100GHz（线速率＞200吉波特）的调制器，所涉及的材料包括薄膜铌酸锂（TFLN）、钛酸钡（BTO）、磷化铟/铟镓砷磷（InP/InGaAsP）及铟镓砷/砷化镓（InGaAs/GaAs）基电吸收调制器或马赫-曾德尔干涉仪、利用弗朗茨-凯尔迪什效应或量子限制斯塔克效应的锗硅（GeSi）电吸收调制器。将这些材料通过键合、微转移印刷或其他方法异质集成到硅基上，对于实现高密度、高能效互连所需的光收发器/光学引擎至关重要。部分所需的材料和工艺创新将在6.5.1节进一步探讨。
将这些新型材料与槽波导或等离子体等结构相结合，可进一步提升性能（如缩小尺寸）。此外，氧化铟锡（ITO）等透明导电氧化物，能够实现强光学折射率调制，且消光比与插入损耗比可达3:1左右的较高水平。仍需通过更多研发优化光学模式以最大限度降低耦合损耗，材料科学的进步或可进一步优化透明导电氧化物材料的复杂光学折射率。
6.4.2 光电探测器
在电信领域，波导集成光电探测器仍是相干探测技术的重要组成部分。要将带宽提升至＞100GHz（线速率＞200吉波特），需克服寄生电容和电阻降低的挑战，这可通过电子器件与光子器件的2.5D/3D芯片堆叠实现。对于集成在硅基上的锗光电探测器，控制锗生长工艺质量是关键挑战，这直接影响器件的响应度和暗电流良率，而这两项指标对于高能效收发器/光学引擎至关重要。通过增强光电探测器局部的光物质相互作用（LMI），可创造新的协同设计机会，实现低RC参数与高光吸收效率的平衡。在波导顶部采用窄槽接触结构，可使探测器的核心指标——增益带宽积（GBP）——按GBP∝1/l?的规律提升（其中l为源漏通道长度）。采用10纳米短通道且迁移率约为1平方厘米/伏·秒时，可实现10-20倍的增益和超过1000GHz的速度，对应的增益带宽积可达10??，较当前最先进的研究级（量产级）器件提升约10倍（100倍）。
尽管本路线图未详细涵盖，但基于硅光子学的量子计算系统研发正日益兴起。对于该应用场景，光学量子单光子探测器的研发至关重要，其性能提升依赖于高温半导体（包括新型纳米级半导体材料）的技术进步。通过提高量子计算系统的工作温度，这些技术突破将降低对低温冷却的依赖，并实现与其他系统组件的更好集成。
对于片上激光雷达应用，具有高响应度（1安/瓦）的光电探测器将成为关键。
6.4.3 激光器
对于电信和数据通信应用而言，将激光器（及光放大器）集成到硅基上的技术需求持续存在，这是实现低成本、高能效、紧凑型光收发器/光学引擎的核心前提。尽管异质集成解决方案已在市场上推出并部署，但其性能仍需进一步提升。具体而言，片上激光器需支持高温工作，且壁插效率需达到25%或更高；此外，还需具备14dB及以上的片上背向反射容忍度。为适配集成电路内封装环境，激光器还需满足非气密性、高功率、高良率以及高温环境下高可靠性等要求。目前所有光学引擎收发器均需要多波长光源。基于外延生长和溶液法制备量子点的光学非线性物理与量子点激光器（QDL），是极具潜力的研发方向，有望改善阈值电流、温度灵敏度/稳定性和背向反射容忍度，进而实现无隔离器的宽温区解决方案。包括梳状驱动激光器在内的新兴解决方案，可通过单个光源提供数十个波长，有望与上述密集波分复用（DWDM）应用形成协同效应。
6.4.4 光隔离器
光隔离器是一种非互易光学元件，仅允许光沿一个传播方向传输。目前，几乎所有激光器都需要光隔离器，以防止腔外光学反射引发的不稳定性和噪声；光放大器也需配备光隔离器，以避免类激光振荡。光隔离器通常以自由空间组件形式与透镜一同集成在所需器件的封装中，或作为尾纤器件与其他光纤元件集成。片上光隔离器的缺失，限制了集成激光器和光放大器的复杂光子集成电路（PIC）的可扩展性和适用性（这是由于光子集成电路内部或光子集成电路之间的接口存在反射）。未来五年，片上光隔离器仍将是研发重点领域，不过随着激光技术的进步（如量子点激光器具有更高的反射容忍度），对其的需求可能会有所降低。预计新型光隔离器集成技术的研发将持续推进，并有望在未来十年实现主流应用。
6.4.5 波长（解）复用器
波长复用/解复用技术通过将不同波长通道编码的数据复用至单根光纤，以增加单根光纤的通道数量；在接收端，通过解复用分离各个数据流。在相干通信中，波长解复用通过与本地振荡器混频实现。对于数据通信收发器，解复用器（Demux）需要大幅改进才能替代片外滤波器，其关键性能参数包括抑制比、插入损耗和尺寸。
接收端对偏振分集的需求带来了额外挑战——需兼容标准单模光纤互连中任何入射偏振态，同时还要应对解复用器设计所采用材料平台的温度敏感性。对于集成解复用器的偏振分集接收器，需包含偏振合束器或分束器，以及额外的解复用器实例，这对解复用器的尺寸和损耗预算构成挑战。另一种解决方案是采用偏振不敏感平台，例如具有相似横向有效折射率和色散特性的波导，可实现具有相似偏振特性的单一器件。
在温度漂移方面，基于硅光子学的解复用器技术会随温度变化产生漂移，这源于硅本身的热光系数（一种基本材料特性）。在1310纳米波长下，温度每变化80℃，漂移量约为0.07纳米/℃（＞5.5纳米），因此需要设计平顶滤波器，或集成加热元件、移相器等温度调谐机制及控制电路。潜在解决方案包括采用温度不敏感或低温度敏感性材料（如集成氮化硅层），制造阶梯光栅或阵列波导光栅（AWG）等解复用器。
对于光学元件紧邻计算专用集成电路（ASIC）且采用密集波分复用（DWDM）技术（本质上是窄通道间隔）的应用场景，需研究分插复用滤波器（ADF），以实现对单个数据通道或波长的单独处理。目前行业正在探索50-800GHz的密集波分复用网格，以增加单通道的通道数量，这就要求滤波器具备平顶通带和陡峭滚降特性，以控制损耗和邻道串扰。数据通道的总数还对分插复用滤波器的自由光谱范围构成挑战，需采用超小型谐振器件或具有精心设计延迟的级联马赫-曾德尔干涉仪（MZI）。研究方向包括采用级联马赫-曾德尔干涉仪或耦合谐振器光波导（CROW）等方法合成高端滤波器，以优化光学通带（及由此产生的码间串扰）与邻道串扰之间的权衡关系。除分插复用滤波器外，还可利用交错滤波器将固定频率间隔密集波分复用的每隔一个通道合并或分离，再与分插复用滤波器配合使用，这有助于降低分插复用滤波器本身的带宽/滚降要求。与可插拔收发器的解复用器面临的挑战类似，偏振分集和温度稳定性也是需解决的关键问题。
6.4.6 光子芯片接口
光子集成电路与光纤之间的高效光学耦合，一直是集成光子学领域的主要挑战之一，这不仅导致封装成本居高不下，还阻碍了与其他半导体封装流程的兼容性。最初的挑战源于光子集成电路波导中的光模式场直径与光纤中的光模式场直径难以匹配。尽管已开发出将光子集成电路上的模式扩展至与光纤（直径约10微米）匹配的解决方案，但模式重叠仍对机械偏移敏感，通常需要亚微米精度的有源对准，且易受环氧树脂固化工艺变化（用于连接光纤的环氧树脂）的影响。
边缘耦合结构（光从芯片边缘在芯片平面内射出）本质上受限于可实现的光纤间距，而光纤间距由光纤直径决定（目前剥离涂覆层的光纤直径为127微米，80微米直径光纤已逐步推出，多芯光纤有望成为未来更高密度的解决方案）。目前产品中光纤与芯片的耦合损耗通常可控制在2dB以下，但进一步降低耦合损耗对于减少链路功耗至关重要。未来5年内，边缘耦合的目标应是实现＜1dB（3倍标准差）的损耗，10年内实现＜0.5dB的损耗。研发＜0.25dB的超低损耗光纤-芯片耦合技术，对于未来量子计算、量子链路和量子通信系统的扩展至关重要。
垂直耦合允许在光子集成电路表面形成二维光学端口阵列，在相同芯片尺寸下可实现更多端口数量，且与现有的2.5D/3D集成外包半导体组装测试（OSAT）流程具有更好的兼容性。目前主流的垂直耦合解决方案主要依赖光栅（波导结构上的周期性扰动，促进面内波与面外波之间的相位匹配），但这类解决方案通常存在光谱带宽窄、偏振依赖性极强、制造敏感性高等问题。因此，光栅耦合解决方案在数据通信和电信收发器中仅得到部分应用。对于单通道单波长的应用场景，表面耦合解决方案（如光栅耦合器）可能具有可行性，多家专注于该细分市场的硅光子代工厂也在推广这类方案。然而，若要与波分复用（WDM）技术结合使用，则需要开发覆盖大光学带宽的新型耦合结构，或与额外的片外光学结构集成。
新兴解决方案（如Teramount、Senko等公司提供的产品）将边缘耦合（技术成熟、带宽宽）与外部附着在光子集成电路上的反射微光学元件相结合，使光偏离芯片平面。这些解决方案主要通过垂直偏转光，实现可分离且机械导向的扩展模式场直径接口，同时还可能带来一定的端口密度优势。无论采用何种结构，未来的光输入/输出（OIO/OCI）光学耦合解决方案都需要支持波分复用、偏振分集，并提高端口密度。
在光子集成电路和光纤上安装微透镜阵列，可提供对准容忍度高的解决方案，并可能实现可插拔连接。但要实现规模化生产，可能需要新型设备或并行化策略，以降低成本和时间。光子引线键合（PWB）采用基于聚合物的3D波导“桥”连接光子集成电路与光纤或其他芯片，具有灵活性高、3D路由能力强、对准精度达亚微米级等优势，但仍需进一步成熟才能实现工业规模化应用。Vanguard Automation公司提供光子引线键合相关设备和解决方案，以及基于微透镜的自由空间耦合解决方案。
对于激光雷达应用，实现芯片进出低损耗（1dB）接口的自由空间模式匹配光学耦合器将变得日益重要，这直接影响激光雷达的探测距离性能。最大限度减少滞后角效应的光学芯片接口，可实现更高的每秒点数和帧速率。利用微透镜、反射镜或微机电系统（MEMS）执行器进行光束控制的自由空间耦合，可实现每个端面＜1dB的损耗，且对偏移不敏感（±3-5微米）。
在所有光纤-芯片接口解决方案中，光纤/透镜附着工具的吞吐量仍是核心挑战——单个阵列的附着过程通常需要数分钟。此外，由于缺乏标准化，用于光纤和透镜附着的设备通常是专用的。这两个因素共同导致光纤/透镜附着的封装成本居高不下，且专用光纤附着工具还会影响新产品推向市场的速度。光子芯片光学接口的标准化至关重要，这将有助于提高开发效率，降低光互连成本。
6.4.7 波导
超低损耗片上波导和波导耦合器，对于推进相干激光雷达、量子计算、量子通信和光存储所需的延迟线技术至关重要。
晶体材料光子波导的线性损耗主要源于蚀刻工艺导致的表面粗糙度引发的侧壁散射。降低线性损耗的方法包括减少光学模式与侧壁的重叠，或打造更光滑的侧壁。许多减少模式重叠的方法存在局限性，例如支持多模传输、模式限制能力低（限制弯曲半径，且可能与前道/后道工艺（FEOL/BEOL）堆叠中的其他层发生相互作用）。通过蚀刻后的氧化步骤，已实现更光滑侧壁的制备。
硅基波导的非线性损耗源于双光子吸收及由此产生的自由载流子吸收，在特定条件下还可能导致器件灾难性损坏。遗憾的是，打造更光滑的侧壁（以降低线性损耗）会增加自由载流子寿命，进而加剧非线性损耗。
氮化硅（SiN）是一种极具吸引力的低线性（和非线性）损耗平台，且已应用于标准后道工艺（BEOL）。将高质量厚氮化硅集成到硅光子学中用于波导和耦合器，是一项材料领域的挑战，6.5.3节将对此进行探讨。
通过对相关制造单元工艺进行多物理场建模，并结合这些模型的“校准”计量学，有望形成人工智能替代模型，进而构建数字孪生体，这可能会优化工艺流程，降低波导损耗。
6.4.8 可分离光学连接器
对于共封装光学（CPO）等光学互连紧邻专用集成电路（ASIC）的场景，核心挑战在于：具有良好透光特性的光学环氧树脂，与倒装芯片工艺所需的热预算不兼容；且光纤预先附着在器件上后，难以进行封装工艺（由于光纤体积大，且附着到芯片后难以管理）。
可分离光学技术是一种新兴解决方案：将带有扩束透镜和机械对准结构的插座精确附着在光子集成电路上，并与光学端口对齐；对应的连接器（带有第二组光束聚焦光学元件，连接至光纤阵列）通过机械方式与之对接。扩束设计降低了对对准精度的要求，使无源机械对接成为可能。借助这些特性，光学连接器可多次插拔且性能稳定，允许在回流焊工艺（芯片倒装到基板/中介层、封装球栅阵列（BGA）附着到印刷电路板（PCB））前后对光学元件进行测试，且回流焊过程中无需处理光纤相关的复杂问题。因此，可分离光学技术已成为光芯片接口（OCI/OIO）光纤连接的优选支撑技术，预计未来5年将持续成熟。博通（Broadcom）已推出采用自研可分离光学解决方案的共封装光学产品线，英特尔（Intel）、Senko、Teramount等多家公司也处于共封装光学应用可分离连接器解决方案的不同产品化阶段。
要实现广泛的行业应用，并持续满足不断增长的高性能计算需求，需解决以下关键技术挑战：
- 光子集成电路侧光学插座与回流焊温度曲线、诱导机械应力及表面贴装技术（SMT）工艺中腐蚀性元素的兼容性；
- 方案的经济可行性（这类解决方案至少需要两次高精度光学对准——光子集成电路侧和光纤电缆组件侧）；
- 接口的坚固性和可修复性，以适配系统级生产线；
- 低成本制造高端口数（＞40）电缆组件的能力，这类组件需混合单模（SM）和保偏（PM）光纤，并满足这些应用所需的机械公差规格；
- 低成本制造小间距二维光纤阵列的能力，以突破光子集成电路的端口密度限制。
6.4.9 可扩展光互连
本章的大部分讨论围绕光子元件内部技术及其封装展开，但也需关注底层互连技术——即光纤、光缆（定义为包含单根或多根光纤的组件）和电缆连接器。
尽管光纤线轴制造技术已十分成熟，但光纤阵列/带缆的制造在很大程度上仍依赖人工，迫切需要自动化。光纤本身是直径250微米的玻璃圆线，具有高弹性，其材料和形状常给机器视觉带来挑战；此外，机械抓取这些细线时需避免断裂或过度弯曲，难度较大。光纤阵列和带连接器电缆制造流程的自动化，被视为扩大生产规模以满足人工智能和数据中心对互连（可插拔收发器和光输入/输出（OIO/OCI））需求的关键挑战。
除扩大制造产能外，生产大光纤数（＞8根）保偏光纤阵列和带缆（通常用于在光输入/输出（OIO/OCI）应用中向光子集成电路传输偏振激光）是当前的紧迫挑战，且与高通道数应用高度相关。包含保偏光纤的连接器需要精确控制光纤的旋转角度，而目前制造商发现，在现有的一次性环氧树脂粘结光纤组装工艺中，难以维持这种旋转角度。
对于单个系统（交换机盒或光学使能服务器）中存在大量光学连接的应用场景，连接器技术也需要不断演进。目前单光纤电缆连接损耗可实现＜0.2dB，多光纤电缆连接器的典型损耗约为＜0.5dB，而采用扩束技术（以降低对灰尘的敏感性并提供更稳定的对接）的高可靠性光纤-光纤连接器损耗约为＜1dB。要扩展到包含更多多光纤连接器连接点的系统，后者的损耗指标应目标匹配当前单光纤的损耗规格。
最后，需增加每个连接器的光纤数量并缩小连接器尺寸，以在这些系统中容纳所需的连接器。目前可用的多光纤连接器通常每个连接器限制在约20根光纤；未来1-2年内，将其增加至约60根光纤对系统已具有实际意义，3年后可能成为必需。由于光输入/输出（OIO/OCI）的持续扩展可能会采用波分复用（WDM）技术，而非直接增加更多空间并行通道，因此进一步的扩展需求目前尚不明确。
6.5 光电子技术的器件/材料创新
创新半导体工艺平台包括：绝缘体上硅/锗（SOI/Ge）基光子学；通过外延生长、晶圆/芯片键合或腔内激光附着技术，将III-V族材料集成到硅晶圆上（用于光源、调制器和探测器）；基于物理效应（等离子体、石墨烯）而非等离子体色散效应的有源器件，以实现更高性能和更高集成密度。用于异质集成的铌酸锂和钛酸钡薄膜，是高频调制的支撑技术；利用3D打印技术实现激光封装互连的光子引线键合，也是值得进一步研究的领域。要实现高带宽、低传输损耗、低功耗的芯片间光互连，还需在基板/印刷电路板（PCB）嵌入式波导方面取得进展。确保低成本、高可靠性的光子学材料清单至关重要，这些材料需在长时间和宽温度范围内保持稳定性能，同时具有低热滞回和低损耗特性，从而降低整体能耗。此外，单片III-V族光子集成电路产品（如磷化铟（InP）基）有望提供最高的光电子性能，但可能需要通过3D混合集成（3DHI）或2.5D集成技术与硅芯片驱动器结合。尽管如此，收发器（TxRx）的模拟电路部分可直接在III-V族材料上实现，以降低RCL延迟。
材料创新需要伴随转移印刷、混合键合和3D打印等技术发展，才能将新型材料集成到硅光子学中——硅光子学目前已成为光输入/输出（OIO）或共封装光学（CPO）等应用的主流技术，这些应用依托于传统半导体微处理器的先进封装解决方案。
6.5.1 概述：光子与电光材料
表6.8：光子和电光应用材料的主要优势
6.5.1 概述：光子与电光材料
新型材料的发展必然伴随新工艺的研发。许多新兴材料与CMOS工艺不兼容，或需要特殊的沉积方法。聚合物和相变化合物等材料的热预算严苛，温度超过约100-200℃时会发生降解。二维材料或钛酸钡（BTO）薄膜的晶圆级均匀沉积难度较大。部分材料（如石墨烯、二氧化钒（VO?））在关键波段存在高光学损耗。缺陷、晶界和表面陷阱会影响器件性能。适用于代工厂的工艺设计套件（PDK）通常尚未成熟，或仍处于早期阶段。
技术展望总结（2025-2035年）
- 短期（2025-2028年）
- 实现二维材料和钛酸钡薄膜与硅/氮化硅平台的异质集成
- 基于电光氧化物（如薄膜铌酸锂（TFLN）、钛酸钡（BTO））的低损耗调制器获得市场认可
- 硅基上混合集成磷化铟（InP）或砷化镓（GaAs）技术实现商业成熟
- 相变开关应用于研究网络和神经形态测试平台
- 中期（2028-2032年）
- 出现适用于二维材料、电光聚合物的代工厂兼容工艺
- 大规模光子人工智能加速器采用非线性/有源材料（如用于突触的硫系玻璃（GST））
- 量子光子学采用二维半导体制造单光子发射器
- 长期（2032-2035年）
- 实现电子学+光子学+材料的协同设计（如存内计算）
- 拓扑光子学用于芯片上超高稳定性路由
- 实现集成存储、逻辑和通信组件的单片光子集成电路（PIC）
6.5.2 提升调制和/或激光效率的新兴材料
随着掺杂硅光学调制解决方案的信号调制带宽逼近极限，需探索新型材料。铌酸锂（LN）电光调制器（EOM）已实现100GHz以上的高速性能。薄膜铌酸锂虽能提供更高带宽，但仍难以实现紧凑尺寸。聚合物已展现出数百GHz级别的速率潜力（如SILORIX公司的产品），但其可靠性和制备工艺（如极化处理）仍需进一步成熟，以确保良率、可靠性及使用寿命。钛酸钡（BaTiO?或BTO）是一种铁电钙钛矿氧化物，具有巨大的泡克耳斯效应，可实现0.1-0.5伏·厘米的调制器，速率可达约40GHz。钛酸钡面临的挑战包括：i）将外延生长的材料键合到硅光子集成电路（Si PIC）等基底上时，缺陷密度或晶界会增加光学损耗；ii）高介电常数（ε?=3000）导致射频-光学速度失配；iii）温度敏感性（居里温度约120℃）。
与硅不同，III-V族半导体材料能在光子集成电路上提供增益。三元/四元体系中的弗朗茨-凯尔迪什效应和量子限制斯塔克效应，凭借高电子迁移率，可实现幅度和相位的高速调制，器件尺寸中等（0.5-1.5毫米），电吸收调制器（EAM）的驱动电压较低（＜2伏峰峰值）。但这类材料同样存在热敏感性（导致波长漂移），且晶圆成本高于绝缘体上硅（SOI，用于硅光子学）。III-V族半导体的近期研究进展聚焦于与硅的集成，以及混合键合等先进封装解决方案。
6.5.3 新兴集成平台
6.5.3.1 硅基异质材料集成
目前已有多种用于将非硅材料集成到硅（SOI）晶圆或光子集成电路（PIC）的方法，键合/集成方式包括芯片对芯片（Die-to-Die）、芯片对晶圆（Die-to-Wafer）和晶圆对晶圆（Wafer-to-Wafer），不同组合各有优劣：
- 倒装芯片键合：将分立芯片倒装键合到光子集成电路上
- 优势：可分别优化待集成的不同芯片
- 劣势：面临对准和热管理挑战，键合过程中产生的应力可能需要对键合后的器件进行老化测试（导致额外良率损失）
- 异质集成：通过低温氧等离子体（带电氧气）增强的介质-介质键合，将材料（如磷化铟）直接键合到硅基底上
- 优势：与CMOS工艺兼容，可规模化扩展
- 劣势：热工艺和制造流程复杂，在控制严格的硅洁净室代工厂环境中引入这类特殊材料难度较大
- 微转移印刷：在源晶圆上制造高密度器件阵列，然后通过聚二甲基硅氧烷（PDMS）印章将其释放并并行转移到硅光子（SiPh）目标晶圆上
- 优势：印刷组件与硅光子之间可实现高效倏逝波光学耦合；可在源晶圆上对组件进行预测试/检测（已知良好芯片）；器件可在源晶圆上以高密度阵列（典型间距70微米）集成，源材料利用率高；吞吐量高（单次完整印刷周期30-45秒，单个PDMS印章可完成30000次以上印刷）
- 劣势：受限于源晶圆上器件的良率、释放工艺良率、拾取工艺良率及印刷工艺良率（对准精度和键合界面无空隙（颗粒导致））
- 单片集成：在硅上直接生长或制造激光器，砷化镓/氮化镓（GaAs/GaN）量子点激光器在硅上的缺陷容忍度近期已取得进展
- 优势：与CMOS工艺兼容
- 劣势：晶格失配和缺陷密度问题使该方法难度极大，IV族材料难以形成用于光放大的直接带隙
6.5.3.2 硅光子介质堆叠中氮化硅的集成
在标准硅光子平台器件中，氮化硅（SiN）集成用于无源结构，有助于处理高光功率并将其分配到低功率通道，或用于长波导结构（超过约5毫米，如某些梳状激光器方案）——氮化硅层的进出耦合损耗可被其更低的传播损耗抵消。此外，由于基本材料特性，其温度敏感性低10倍。用于微型化波长滤波器的技术（见6.4.5节）正在研发中，预计未来5年将实现主流应用。多层氮化硅堆叠有望成为提高芯片密度和整体集成度的重要方向。
将高质量厚氮化硅集成到硅光子平台面临挑战：所需的高温退火步骤与后道工艺（BEOL）热预算不兼容，且应变累积可能导致薄膜开裂。该领域的技术创新需持续推进。
6.5.3.3 光学使能基板
光学使能基板（如玻璃或硅中介层）可分为全无源型或集成部分有源电光功能型，为光输入/输出（OIO/OIC）系统提供了突破端口密度和光纤附着挑战的潜在路径。在采用光学基板的封装方案中，收发器的光会耦合到基板中的光学引导层（而非光纤），基板可实现向另一芯片的路由，或通过光纤接口实现封装外连接。该应用的候选材料包括玻璃、硅、氮化硅、聚合物波导。
这类基板需具备的关键特性包括：可控翘曲（热膨胀系数（CTE）匹配和加强结构）、多个低损耗光学波导连接层（支持互连）、与收发器芯片和光纤的低损耗光学耦合接口、支持现有电互连（不会被淘汰）。
核心挑战包括：混合材料堆叠下低翘曲基板的设计；开发提供所需互连功能的光学基板元件；大面积图形化/光刻掩膜版精确拼接（实现大基板上低损耗波导传输）；垂直堆叠多个光学引导层（实现低串扰光学互连）；基板内部及与光子芯片/光纤的低损耗垂直光学耦合接口；重新设计封装和模塑/底部填充工艺（确保芯片与基板接口的光传输）。此外，需开发利用这类基板的外包半导体组装测试（OSAT）生态系统，以支持电互连同时的光互连。
技术展望
- 2025-2026年：具备嵌入式光输入/输出功能的玻璃基板原型问世
- 2030年：基于玻璃和/或硅中介层的标准化光学芯片平台成熟
- 2035年：实现计算芯片与存储芯片之间的纯光互连
6.6 光电子技术的生态系统发展
除器件、材料和平台研发外，光电子产品的大规模制造还需要其他多个领域的同步发展——这些领域此前通常仅服务于传统半导体行业。
6.6.1 电光设计自动化（EPDA）工具
Cadence、Synopsys、Ansys等电子设计公司一直在尝试整合光子学仿真功能，开发电光设计自动化工具。但由于代工厂工艺设计套件（PDK）缺乏标准化，且缺乏足够的产量和统计数据支撑PDK器件建模，这类工具难以达到“一次流片成功”的光子学硅制造设计需求。需建立最终器件功能/性能指标（如效率、响应度、损耗）与在线工艺指标（关键尺寸、粗糙度、掺杂浓度）之间的关联。此外，无源和有源器件的参数化单元（P-Cell）形式PDK模型，难以在器件库中准确捕捉工艺、电压和温度（PVT）角模型。这主要是因为光子学涉及多物理场依赖关系，包括电磁学（低频和高频、线性和非线性）、热学和力学，这些物理场难以同时建模。需注意的是，除PVT角外，光子学器件还需考虑波长依赖性和工作角。
6.6.2 封装/组装与测试标准化
建立测试和封装标准（包括代工厂专用的组装设计套件（ADK）），是实现外包半导体组装测试（OSAT）/合同制造商（CM）产量和成本目标、缩短产品上市时间的关键。组装设计套件及外包半导体组装测试厂商的相应支持，对于降低新产品设计风险、推动光电子领域更快速的创新和产品普及至关重要。此外，市场范围内测试和封装方案的标准化，将大幅提高资本支出（capex）的利用率和产品间的复用性，既降低测试和封装总成本，又加快生产线投产速度（从而缩短上市时间）。
这类组装设计套件将包括光子芯片设计师的布局指南（基准点、焊盘密度和位置、光学接口位置和类型），以及外包半导体组装测试流程的要求和标准化（如凸点制作、测试、芯片切割）。该标准化将推动合同制造商/外包半导体组装测试厂商开发标准化电光封装产品——目前由于光子学设计缺乏统一标准，这类产品尚不具备可行性。
6.6.3 晶圆和芯片子组件级的可测试性
光子学测试的主要限制之一是，晶圆测试期间需将光学探针（通常为光纤阵列）与光子集成电路光学端口进行精确有源光学对准。这对探针卡提出了机械限制，需要为每个产品芯片开发定制测试硬件，且需要定制光子学测试执行程序，将光学对准纳入探测流程。多家测试解决方案供应商已开发定制光子学晶圆探针台，或选择在更标准的晶圆探针台上集成光学探针定位器，并配备处理对准流程的测试执行程序。随着硅光子晶圆产量持续增长，预计主要自动测试设备（ATE）供应商（如Teradyne）将尝试推出更标准化的自动测试设备，以满足该领域需求。光输入/输出配置的标准化将进一步推动自动测试设备的应用，有助于降低定制测试设备的资本支出成本，加快制造测试解决方案的开发周期。
在晶圆级采用扩束光学技术，可放宽对准公差，有望省去有源对准步骤。这使得基于探针台定位精度的无源电+光探针卡成为可能，显著简化测试解决方案。异质/混合集成激光光子集成电路晶圆也可能采用简化测试方案，因为晶圆上的光源可为测试提供便利。测试系统的价格、批量供应能力，以及外包半导体组装测试厂商提供电光晶圆测试服务的普及程度，目前仍在推进中——仅顶级外包半导体组装测试厂商为高产量客户提供这类服务。
6.6.4 高温光学封装接口
封装层面的材料/设计创新（如环氧树脂或其他材料）备受期待，这类创新需提高可靠性、工艺裕量和热预算兼容性，并缩短光纤附着周期。研发高玻璃化转变温度（Tg＞250℃）光学环氧树脂，将极大缓解回流焊工艺中热预算不兼容的核心挑战。此外，微透镜的无环氧树脂晶圆级集成和基于玻璃熔接的解决方案（用于光纤-芯片键合），为消除接口处光学环氧树脂的使用、克服其热预算和可靠性限制提供了潜在路径。
6.6.5 其他领域
模拟-光子链路目前用于简化毫米波节点集成电路架构，可支持单芯片集成超过1000个天线。该技术还大幅提高了流程中的能效，比信号链中的数字链路能效高得多。
电磁频谱中仍有大量波段未被通信应用开发利用，需通过技术创新挖掘这一广阔频谱的潜力。绝缘体上硅/锗硅（SOI/SiGe）基光子学、垂直腔面发射激光器（VCSEL）、微型发光二极管（microLED）、雪崩光电二极管和磷化铟基光子集成电路等创新半导体技术，将提供先进工艺平台，助力未来带宽和功率性能的多项提升。
6.7 传感器的应用场景
传感器的微型化引发了远程医疗领域的革命，使得诊断可在偏远地区或家庭中开展，提供了创伤更小的手术替代方案，催生了可植入、可摄入或可穿戴式传感器及神经探针。微型传感器还推动了器官虚拟模型的应用，医生可通过仿真练习手术，并获得更精确的人体可视化图像，以实现更准确的诊断。
传感器还为智能家居、智慧城市和先进制造设施的创新提供了支持。新型化学传感器可检测气体，用于监测建筑物内的污染和空气质量。物联网的发展依赖于小型化、低功耗传感器的普及。基于微机电系统（MEMS）的传感器，在结构健康监测、预测性维护、国防和航空等多个关键领域的应用也将持续拓展。未来十年，手持/可穿戴设备市场预计将保持快速增长，人工智能驱动的机器人和自动驾驶汽车也将得到广泛应用。所有这些应用都需要更精密、可靠、低成本且具备高带宽互连的传感器。
光学传感器和执行器在数据采集和操控中的作用日益凸显。这类传感器在多种产品中发挥关键作用，例如影院和抬头显示等投影系统的数字光处理（DLP）技术、DNA分析芯片、可穿戴心率/脉搏血氧传感器。微机电系统器件及制造技术还可用于光学设备的调谐、调制或对准调整（如可调谐滤波器、激光器和光纤），进而促成近红外材料分析扫描仪等新型产品的问世。微机电系统光开关正逐步取代数据中心中的光-电-光（OEO）开关。利用微机电系统实现通信组件的可调谐性、对准和校准，也有助于提升这些组件的性能指标。微机电系统与光子集成电路技术的同步成熟，将催生出以往无法实现的全新产品。微机电系统还推动了量子计算的发展，其结构可实现量子比特与外部世界的通信。
采用与CMOS兼容的微机电系统谐振器替代晶体振荡器，可实现新架构、提升性能，并省去片外无源组件。基于微机电系统的可调谐滤波器、电容器、射频开关和谐振器，支持新架构设计和更高集成度，从而缩小尺寸、简化封装。这些新型组件为通信电路和系统设计开启了全新的创新时代。衣物和织物中传感器的出现，创造了时尚领域的新类别，并与基于手机、戒指、身体贴片和手表的传感器形成竞争。基于织物的传感器对互连、可靠性和耐用性提出了新要求。该领域的许多创新还具有军事应用价值，例如具备运动机械辅助或战术功能的服装。
数字孪生技术将继续高度依赖传感器，以获取创建和维护虚拟模型所需的数据。数字孪生的构建需要采购、安装和配置大量传感器，为孪生模型提供数据输入。传感器的应用使数字孪生技术覆盖多个领域，从提高半导体工厂效率到帮助医生建立虚拟患者模型。
综上，未来十年将推动微机电系统和传感器发展的行业/应用场景包括：
- 交通领域：军事（无GPS环境）、高级驾驶辅助系统（ADAS）、无人机、飞机、卡车、汽车（前灯、激光雷达、钥匙扣、电子稳定程序（ESC）、安全气囊、乘员检测、信息娱乐系统、电池传感器、泊车系统）
- 物流领域：数据记录仪/货物跟踪器、冲击检测、状态监测、近红外材料分析
- 可穿戴设备与医疗领域：高分辨率手持超声换能器、高分辨率神经探针、DNA分析、心率监测、血糖监测、脉搏血氧监测、睡眠跟踪、健康评估、可植入设备（支架、起搏器、压力传感器）、可摄入设备（摄像头）、创伤更小的手术器械（内窥镜导航）、疾病检测、生化样本制备
- 化学工程/石油/天然气领域：用于过程控制的气体/液体传感、压力测量
- 智慧城市/环境领域：集成到交通灯、灯杆等城市基础设施中的空气污染、交通、水质传感器
- 智能家居/建筑/家电/制造领域：预测性维护、智能、节能且具备通信功能的家电和基础设施
- 电子技术改进领域：计时（晶体振荡器替代）、数据中心开关、电子冷却、神经形态计算
- 织物传感器领域：军事和民用应用、服装主动辅助功能
- 机器人、增强现实（A/R）和虚拟现实（V/R）领域：触觉传感器、位置传感器、手势传感器、眼动追踪、智能眼镜、材料识别
- 光子集成电路和量子领域：用于光子学对准和调谐的执行器
- 智慧农业/火灾监测领域：植物健康和成熟度传感器、自动收割机
- 消费电子领域：手机、运动性能设备（扬声器/麦克风、投影仪/数字光处理、相机防抖、助听设备）
6.8 传感器的技术现状与发展趋势
最先进的微机电系统（MEMS）产品将多个传感器与电子设备相结合，能输出经过板载低功耗电子设备处理后的高阶数据，这些电子设备通常集成了人工智能（AI）和先进校准功能。博世（Bosch）、意法半导体（ST）、应美盛（Invensense）等公司的产品均配备现成的应用程序接口（API），可直接集成到系统中。新兴微机电系统产品融合了传感器 / 执行器制造技术、材料和设计方面的创新，部分新兴产品示例如下：
音频质量具备竞争力的微机电系统扬声器
用于集成电路（IC）和光子芯片冷却的微机电系统压电冷却执行器
替代汽车及其他风噪声问题突出场景中麦克风的微机电系统振动传感器
可检测多种物质的化学传感器
用于手持成像设备的超声阵列
可与CMOS 集成的体声波（BAW）器件
微机电系统产品的市场化模式正涌现出新趋势。微机电系统制造商正与各行业领域专家合作，推出新型创新产品。这些新产品要么用具备通信功能、搭载领域专用板载软件的智能传感器，替代传统宏观尺度传感器；要么开创此前未使用传感器的全新产品类别。智慧城市所用传感器就是典型例子—— 城市、传感器制造商与环境传感领域专家之间正形成生态系统。产品化的另一新兴趋势是，传统传感器公司与微机电系统设计公司合作，通过微机电系统实现方案推动传感器微型化。传统传感器公司提供领域知识，微机电系统设计公司及其制造合作伙伴则提供微机电系统制造和设计技术。
图6.8 和图 6.9 展示了两款最先进的产品示例。图 6.8 为 eXo Imaging 公司的低压压电微机械超声换能器（PMUT）阵列芯片。Cello?芯片上的 4096 个压电微机械超声换能器均配备独立的发射和超低噪声接收电子设备，具备高动态范围。芯片内置的 3D 声学波束控制 / 聚焦、微波束形成和高速计算功能，使其能够获取并处理 3D 体数据图像。
6.9 传感器的关键
图6.9 为硅芯科技（Si-ware Systems）的微型化全近红外（NIR）光谱光谱仪芯片，集成了光学、机械和电子组件，构成完整的迈克尔逊干涉仪。该产品具备自动自校准功能和计算引擎，可执行傅里叶变换（FT）等操作。其 NeoSpectra 产品的应用场景包括成分质量检测、过程控制、土壤分析和回收利用。
组件
以下器件需在设计和制造方面持续改进：
- 需通过现场校准、多传感器融合、与非微机电系统（MEMS）传感器组合及人工智能（AI）校准，持续提升至导航级精度。
- 需优化分辨率并减小尺寸，以适配内窥镜引导场景。
- 基于微机电系统的能量收集器：必须提高换能器转换效率和功率输出，才能与太阳能及热电设备形成竞争。
- 低功耗和近零功耗传感器：需持续研发，以满足全球能源需求。
- 光学葡萄糖传感器：需提高检测准确性，以媲美基于针头的电化学传感器。
- 纸基和塑料传感器：需提升精度，以与硅基传感器竞争。
- 原子钟技术：需持续攻关，利用微机电系统制造和驱动技术替代大型组件。
- 电容式微机械超声换能器（CMUTS）、压电微机械超声换能器（PMUTS）：需提升灵敏度和集成度，适配手持仪器应用。
- 射频微机电系统（RF MEMS）器件：开关需验证可靠性，谐振器需进一步降低功耗。
- 激光雷达（LIDAR）扫描镜：需优化性能参数，以与其他解决方案竞争。
- 光开关：虽已有成功部署案例，但仍缺乏普及性解决方案。
- 麦克风：对更高信噪比（SNR）和更低功耗的需求持续增长。
- 扬声器：需提升声压输出能力，以适配现有应用场景的竞争需求。
- 化学传感器：需改善结垢问题，并优化校准性能与漂移控制。
6.10 传感器的器件/材料创新
手机行业的发展主要由成本、尺寸、性能和带宽驱动。可靠的传感器设计对手机的全球定位系统（GPS）、陀螺仪、加速度计、压力传感器、磁力计、光学防抖、麦克风和指纹识别功能至关重要。过去五年，传感器的灵敏度和精度提升了十倍，而功耗、成本和尺寸则降至原来的五分之一，这一趋势预计将持续。一方面，需要一套借助新型低成本材料和制造技术，实现传感器大批量、低成本生产的技术方案；另一方面，也需为全球定位系统拒止（GPS-denied）导航等关键任务研发高精度传感器。此外，具备额外功能的传感器也存在市场需求。用于健康/医疗检测的先进光学传感器（包括血糖检测、血压检测和心脏病标志物检测传感器），以及激光雷达等汽车应用传感器，均呈现出重要的增长机遇。这些传感器面临的核心挑战是达到同类解决方案的准确性和可靠性水平。
与许多电子产品不同，传感器的制造工艺多样，且通常针对特定应用或传感器类型定制。部分传感器需要暴露于环境中以实现检测功能，同时又需避免不受控的环境干扰；另有部分传感器更适合采用密封封装。微机电系统领域的一大“圣杯级”难题是开发单一制造工艺，实现多种类型传感器在单芯片上的集成。这一需求主要源于惯性传感器的应用场景——既需要对陀螺仪进行密封制造，又希望加速度计及其他传感器采用非密封设计。对于磁传感器等需要特殊材料的产品，“一刀切”的单一工艺方案可能不具备成本效益。因此，需在封装层面进行异构集成，将不同工艺制造的传感器组合，或满足传感器多方向布置以实现六自由度（6-DOF）检测的需求。导航等应用场景需要多传感器数据融合，这进一步推动了异构集成技术的发展。部分应用可能需要冗余传感器以实现校准功能，或获取更丰富的环境信息。许多新型应用如同人体感知系统一般，需要融合多个传感器的信息。
柔性封装是面向可穿戴设备和医疗应用的新兴重要领域。其核心问题是如何封装采用不同制造技术的传感器，将柔性与刚性传感器集成在柔性基板上，以满足特定传感器架构的独特封装需求。与之并存的另一趋势是，部分应用场景中传感器封装解决方案正逐步走向标准化，这有助于构建更高效的供应链。手表等小型化应用也推动了封装技术的发展，例如采用内置无源器件的中介层。中介层可实现不同技术制造芯片的异构集成，并支持更紧凑的信号布线。硅通孔（TSV）等部分中介层技术源自微机电系统制造工艺，目前微机电系统制造设施也正逐步用于特种封装制造。
物理与人工智能在设备端计算的融合，优化了微机电系统产品的设计。这些传感器的集成使导航推算、稳定控制、冲击检测、自适应照明、光学防抖和牵引力控制等功能得以无缝实现。更优的传感器性能意味着更高的信噪比、更大的动态范围和亚毫瓦级的功耗。带有关联信号处理（传感器融合）功能的传感器和执行器，是《模拟电子学新轨迹》十年规划章节的核心重点。传感器近端的计算与智能处理对能效和延迟控制至关重要，软硬件协同优化是重要的合作方向。微型机器学习是传感器和执行器领域另一快速发展的热点领域，涵盖边缘设备本地或近端的硬件、算法和软件技术，其典型功耗约为1毫瓦，可实现传感器数据的本地机器学习推理。未来十年，随着物联网（IoT）的普及，微型机器学习技术将持续发展。
基于微机电系统的产品正集成更多板载计算功能，打造更智能的传感器。微机电系统制造商已“向上游延伸”，不再局限于提供原始传感器数据，如今的典型微机电系统传感器可输出步数等处理后的数据，这也是智能边缘计算趋势的一部分。计算与传感的融合架构正快速演进，影响着互补金属氧化物半导体-微机电系统（CMOS-MEMS）集成技术和先进封装技术的发展。随着微机电系统传感器公司与专业人工智能算法开发商合作，解决特定任务并推出新产品，智能产品的开发生态也在发生变化。
系统级实现的关注度提升催生了“足够好”传感器的趋势。在许多场景中，通过优化校准技术和人工智能算法，可降低对传感器本身的参数要求，实现制造、传感器设计、校准和人工智能算法的系统级协同优化。过去，设计人员通常先优化微机电系统器件设计，再基于“最优”传感器进行校准方案设计；如今，只要配备合适的软件，性能“足够好”的传感器即可满足更多应用需求。但这一趋势并非适用于所有传感器，军事及定位、导航与授时（PNT）等领域的应用仍受限于微机电系统传感器的参数性能。
传感器与相关电子器件的集成方式多样：可通过特殊兼容工艺将传感器与电子器件制造在同一芯片上；可通过后处理工艺在互补金属氧化物半导体（CMOS）上方/下方制造传感器；也可将传感器与电子器件作为独立芯片组合。微机电系统还可在互补金属氧化物半导体堆叠结构外制造，部分研究人员甚至利用鳍式场效应晶体管（FinFET）结构作为传感元件的基础。采用独立芯片或后处理工艺，可灵活选用先进互补金属氧化物半导体工艺节点和优化的微机电系统工艺。这些不同的集成策略对封装、材料选择、制造和组装均有不同影响，在可预见的未来，各类策略都将占据特定的应用场景。
除低功耗、成本和性能需求外，可持续性、环境友好性以及材料、器件制造和终端应用环节的能效要求，也推动着微机电系统的技术发展。微机电系统的制造与集成需求包括：
- 传感器的可复用性（生物传感器、化学传感器）
- 大面积制造传感器
- 互补金属氧化物半导体与多传感器集成：需持续突破堆叠式、引线键合传感器的局限，采用新型封装技术实现更高水平的异构集成
- 优化设计与制造方法，扩大工艺窗口，以弥补制造过程中的非理想性
- 采用绝缘体上硅（SOI）腔晶圆作为基底
- 铁电体与互补金属氧化物半导体的集成
- 低功耗电子器件/传感器与传感器的组合
- 低损耗材料（碳化硅、金刚石）的刻蚀与集成
为使传感器和执行器在保持互补金属氧化物半导体兼容缩放特性的同时，提升惯性传感器性能和射频滤波器的功率处理能力，需探索钨等高质量原子金属等新型材料，以减小器件整体尺寸。基于互补金属氧化物半导体兼容氮化铝（AlN）的平台已投入应用，具有更高力密度和线性度的新型压电传感器、相变存储换能器也在研发中。这些用于传感器和执行器的新型材料，将进一步推动对温湿度控制有要求的封装材料和技术创新。
对于惯性传感器，两项关键材料需求包括：防止机械器件与基底粘连的能力；热膨胀系数（CTE）匹配的材料组合，以避免封装等环节产生不必要的弯曲和应力。这类传感器通常需要改进型低成本吸气材料，以及抗磨损、抗粘连、抗腐蚀和消电荷涂层。化学传感器的材料需能促进可重复、稳定的化学反应。麦克风/扬声器等声学传感器/执行器的材料需支持可控运动，以实现声音的产生、传导和检测，其核心特性是变形可预测，且能承受器件工作过程中的大量循环而不疲劳。光学传感器/执行器的理想材料应能形成平整、不易变形且具备合适光学特性的反射表面。在射频微机电系统开关中，可靠接触材料的研发仍是重点方向。
已有多种面向微机电系统应用的下一代新兴材料，有望实现量产化落地。需开展前驱体表征工作，将这些材料融入半导体制造流程，并开发用于材料沉积或去除的自动化前端制造设备。压电微机电系统传感器和执行器在手持超声设备、改进型微型扬声器和麦克风等应用中至关重要。
综上，核心材料需求包括：
- 微机电系统/光子学平台上具有特定化学亲和力的传感聚合物/二维材料
- 低应力材料
- 小带隙传感器材料
- 热膨胀系数匹配的封装材料
- 氮化钪铝（ScAlN）及其他新兴压电材料
- 用于一次性和可回收产品的低成本、可丢弃材料
- 材料计算机辅助设计（CAD）工具
- 新型材料在所有相关物理领域的表征技术
- 用于发现和优化目标特性材料的材料合成工具
- 材料在弯曲和拉伸状态下的表征技术（尤其适用于可穿戴设备）
- 非全氟和多氟烷基物质（PFAS）类抗粘连材料及涂层
- 可持续和可复用材料
- 支持可重复、稳定化学反应的材料
- 麦克风用无疲劳、可预测变形材料
- 用于传感器集成的石墨烯材料加工技术
- 射频开关用可靠接触材料
- 微镜用平整、高反射率材料
- 低成本吸气材料及抗磨损、抗腐蚀、消电荷涂层
不同应用场景未来所需的材料创新汇总于表1。
6.11 传感器的生态系统发展
由于微机电系统器件通常需要定制化工艺，难以构建高度标准化的互补金属氧化物半导体式平台。例如，磁传感器可能需要惯性传感器无需使用的特殊材料。部分制造商尝试推出可在单芯片上制造多种传感器的工艺，但成本和性能需求往往促使企业选择定制化工艺。因此，微机电系统器件的制造工艺及其相关封装必须协同设计。另一限制因素是，微机电系统缺乏互补金属氧化物半导体中晶体管那样的基础单元。传感器的测试方法通常与其工作原理或应用场景绑定，因此测试和组装基础设施、生态系统及供应链比电子产品更为复杂。尽管这些领域已取得显著进展，但上述问题仍限制着微机电系统技术的广泛应用，并导致基于微机电系统的产品面临上市周期过长的挑战。随着微机电系统市场的快速增长，预计将有更多供应商进入该领域，相关情况将逐步改善。
传感器应用需解决多个领域的技术和供应链挑战：
计算机辅助设计（CAD）
- 传感器的非线性降阶建模
- 微机电系统、传感器/电子器件与封装的协同设计
- 包含所有相关物理领域材料特性的工艺设计套件（PDK）
标准制定
- 材料弯曲和拉伸特性标准
- 传感器性能品质因数（FOM）标准
- 新兴技术的可靠性和测试标准
人才培养
- 需培养掌握多物理领域知识的微机电系统专业人才，例如同时具备力学和电子学背景的学生
- 完善本科和硕士阶段的人才培养体系，使学生能更充分地参与微机电系统和光子学设计工作（类似半导体领域超大规模集成电路（VLSI）硅芯片的人才培养模式）
传感器数据通常被应用系统直接采信，无需额外安全校验。因此，操纵传感器旨在检测的物理现象，可能导致系统产生非预期操作。例如，只需播放一段包含不易察觉嵌入声音的优兔（YouTube）视频，即可欺骗智能手机的微机电系统加速度计记录虚假步数，甚至可通过该方式传输信息；再如，攻击者可通过窗户发射激光，向语音控制系统注入指令。因此，集成微机电系统器件的安全性是亟待解决的关键挑战，需防止恶意数据篡改。同时，微机电系统也可作为安全解决方案的一部分，用于构建物理安全机制，保护电路免受篡改。
本章阐述了光子学和微机电系统技术的关键行业趋势，描述了两类技术最具代表性的工业应用场景。这些应用对组件、材料和使能平台的创新提出了协同需求，构成了本路线图的核心驱动力。此外，为推动这两类技术从细分应用走向规模化普及，成为主流趋势，亟需构建完善的支撑生态系统。
02先进封装与异构集成
信息通信技术（ICT）的持续趋势是数据量呈指数级增长，这些数据需要被移动、存储、计算、通信和保护。依赖特征尺寸缩放的传统半导体技术正达到其物理极限，使得在系统性能和能效方面继续改进变得具有挑战性。异构集成（Heterogeneous Integration, HI）作为补充传统晶体管缩放以实现高性价比系统级封装（SiP）的需求日益迫切。HI将是实现下一代计算和通信系统成本与功率效率的基础。芯粒（Chiplets）和HI在提高良率、复用IP、增强性能和优化成本方面提供了显著优势。
推进HI技术对于应对ICT领域预期的巨大转变至关重要，这些转变包括：
产生更智能人机界面的模拟硬件需求
全新的内存和存储解决方案
应对高度互连系统中新兴安全挑战的硬件
人工智能
计算能耗的指数级增长
ICT能耗的增长速度已超过通过尺寸缩放实现的效率提升，需要新的计算范式。因此，本章旨在解决的宏大目标是：发现具有全新计算轨迹的计算范式/架构，实现超过1,000,000倍的能效提升。本章的具体目标是开发用于集成模拟和数字系统的技术，包括神经形态和量子计算、传感、光子学以及无线通信。
本章关于先进封装和异构集成的范围包括（但不限于）：
芯片-封装架构与协同设计
下一代互连技术
供电与热管理
材料
基板
组装与测试
性能与工艺建模及模型验证
可靠性
封装中的成本-性能权衡
芯粒尺寸与数量的趋势
先进封装下的交叉活动包括：
能效与可持续性
供应链：材料、化学品、基板
制造与工艺量测
安全与隐私
设计建模测试与标准
总体而言，不同应用需要特定领域的架构和适当的系统集成策略，以高效地实现性能、功耗、面积和成本（PPAC）的权衡，同时确保信号和电源完整性、功率转换与传输、热与机械应力管理、可靠性、可测试性和安全性。系统集成的可能解决方案策略包括将单独制造的组件水平集成到更高级别的SiP中，以及将单独的芯粒进行三维（3D）堆叠。SiP架构和物理设计需要高保真度以及高效率的建模工具和技术，包括那些基于机器学习的工具和技术。
向高密度3D系统集成的发展将提高带宽密度和能效。水平和垂直互连间距的缩放，以及下一代互连技术，是实现高带宽密度和能效的关键方法。考虑到I/O带宽将与计算核心的扩展成比例缩放，伴随着封装引脚数和I/O功耗的指数级增长，通常需要光互连方面的替代创新，以实现高带宽密度、能效和传输距离。
系统集成的挑战不仅是芯片-封装的协同设计，它还包括封装材料的选择、互连间距缩放的工艺开发以及散热解决方案的设计，所有这些都必须满足可靠性和制造良率的目标。这些反过来又需要复杂的热点和缺陷量测、测试和仿真，以便从根本上理解系统性能和可靠性。最后，新颖的材料是互连、高密度基板、散热以及新兴器件发展创新的基础。
7.2 芯片封装架构与协同设计
宏观和微观层面的2.5D/3D异构集成对于实现包含各种类型芯粒的未来ICT系统至关重要，并为微电子设计带来显著的性能和成本效益。（先进封装架构的趋势及其对互连的影响在7.3节中描述。）这种范式转变将推动以知识产权（IP）形式封装的芯粒设计、异构架构、片上/封装上网络以及可靠系统集成的创新。
图7.1：芯片-封装协同设计的工作流程
一些挑战和研究需求包括：
HI的IP设计：芯粒及其信号接口为微电子生态系统引入了一种新的硅模块，具有高带宽、高面积利用率和低成本。它们开创了一种新的IP复用技术和商业模式。这种变化需要设计能力来定义物理核心和芯粒间接口，以及硬件-软件协同设计来分类可复用的IP模块。
设计空间探索（DSE）：DSE利用分析模型和AI辅助技术，在早期阶段快速评估HI系统设计，以足够的准确性和可扩展性优化设计范围。
异构架构：芯片与封装设计之间的紧密协作在整个设计周期中至关重要。系统架构师必须尽早参与设计过程。目前的ASIC与封装设计流程是分离的，需要重大修订。此外，对HI系统的早期预测性分析对于最小化架构定义与设计实现之间的迭代成本至关重要。
HI系统综合工具与数字孪生：为实现芯片-封装协同设计，有必要在综合流程的每一步模拟封装。新的工具集需要彼此之间有顺畅的接口，并支持未来的芯粒设计套件。HI综合的独特挑战包括芯粒间接口的时序分析、热/机械应力分析、各组件的供电和信号完整性。
测试与可靠性：异构系统包含多个具有显著不同电气、机械和热性能的组件。未来的测试需要提供足够的模块化。随着2.5D/3D集成中各组件间热/机械相互作用的不断增加，可靠性评估需要从当前针对每个单独模块的经验/统计方法，转变为构建描述它们在产品层面相关性的物理可靠性模型。
先进封装中的安全担忧：由于日益复杂的多芯粒SiP，安全性变得越来越重要。设计自动化工具需要扩展以涵盖安全性、需求追溯和生命周期管理。需要创建设计工具来检查芯粒和SiP是否符合与各种威胁面相关的安全策略。
7.3 用于先进封装中异构集成的下一代互连
随着半导体行业的持续发展，对更高效、可扩展和高性能解决方案的需求正推动着异构集成和先进封装技术的创新。这些创新对于高性能计算、人工智能和边缘计算应用至关重要。这些进步的核心是下一代互连技术的发展。
互连技术的关键进展包括硅通孔（TSV）、中介层和混合键合方法的发展。高密度TSV能够实现堆叠裸片之间的垂直互连。中介层和桥接技术也在不断发展，硅中介层被用于支持芯粒之间的高带宽连接。有机和玻璃中介层等新兴选项提供了具有独特电气和热性能的高性价比替代方案。混合键合技术，如直接键合互连（DBI），通过使用直接的电介质-电介质键合和金属互连，提供了更高的互连密度和优越的电气性能。
图7.2：NHanced Semiconductors，Inc. 的10μm间距混合键（左）和1.9μm间距混合键（右）。
与此同时，正在探索光子互连以解决电气连接的局限性。片上光子学可能提供低延迟、高吞吐量的连接，且功耗更低。重新分布层（RDL）是先进互连技术的另一个关键组成部分。细间距RDL无需硅中介层即可提供高密度连接。材料和工艺创新对于互连技术的进步至关重要。
尽管取得了显著进步，但仍存在若干挑战。在高频下管理信号完整性日益困难。最小化每比特传输的功耗是另一个关键焦点。此外，以合理的成本确保可扩展性和可制造性对于广泛采用至关重要。
芯粒的普及预计将继续。下一代封装需要通过实现能够容纳极细间距I/O裸片（< 10微米间距）和极细线/间距（< 1微米 L/S）电路的互连来支持这种异构集成的爆炸式增长。总体而言，3D芯粒集成的目标是实现两个基本的性能要求：（1）更高的效率（以比特/焦耳衡量）和（2）更高的带宽密度（以IO/毫米或IO/平方毫米衡量）。
图7.3：各种包装技术的相对能效比较
为了满足硅中介层的未来需求，将需要具备在顶面制作更多增层以及在背面制作多层RDL的能力。基板厚度也可能需要从100微米减小到50微米或更低。对于重构扇出技术，主要的技术驱动力将是制作线宽/间距（L/S）小于1微米的顶面和背面增层。对于这两种HI技术，都必须能够容纳I/O焊盘间距小于10微米的裸片。这时，组装技术将从传统的焊接方法过渡到混合键合。
表7.1:实现未来HI的路线图技术开发需求
7.4 供电与热管理
供电挑战：由于核心数量的增加，电源轨的增加给向处理器供电的问题增加了复杂性。在不久的将来，高功率AI和HPC领域的处理器将消耗超过1000安培的电流。对于低功耗移动处理器，主要重点一直是减小设备的整体外形尺寸并最大化电池寿命。
供电解决方案：集成电压调节器（IVR）已成为解决若干供电挑战的关键方案。IVR广泛定义为将电压调节的最后一级集成在封装或裸片上的解决方案。通过细粒度电源管理来最小化功耗的驱动力导致了大量的电源轨。在平台上设置数十个电压调节器是不切实际的。推动IVR发展的另一个因素是处理器功率水平的稳步增长。IVR可以通过以更高的电压将电力输送到处理器来解决这个问题。
开关稳压器更适合需要更高输入电压的IVR实现。简单的开关电容电压调节器（SCVR）存在调节性能差的问题。最近，引入了新的基于开关电容的混合拓扑来解决这些缺点。
表7.2:电力输送要求
热管理挑战：理解应对先进封装和异构集成热挑战的未来路线图需求，需要首先回顾历史架构趋势。多核架构时代将重点放在利用摩尔定律的力量来提供额外的核心以实现计算性能。近年来，由于先进封装技术允许将数量众多的芯粒、供电元件、内存块等集成在封装级别——通常集成到3D异构封装中——这一趋势加速了。
预计这些趋势将继续，并很可能为未来的计算产品加速。因此，以下是与工艺缩放和先进封装相关的热挑战：
由于持续的工艺缩放以及支持AI和HPC应用的性能/频率提升，芯粒级别的功率密度增加。
先进3D封装带来了独特的热挑战。裸片的堆叠减少了散热面积，产生了累加效应的功率密度。堆叠也增加了堆叠中裸片与冷板或散热器之间的热阻。
异构架构由于部件可能承受的多种工作负载以及核心/执行单元数量的持续增加，适合进行多点热优化。
高速I/O的功率密度持续增加。将这些IP块放置在3D堆叠的基础裸片中将增加散热难度。
需要在封装尺度和系统尺度上进行热优化。封装的尺寸和复杂性一直在增加，而系统冷却方法已移近封装。
随着3D封装中每层硅厚度的减小，热点的横向扩散水平大大降低。这增加了热量离开封装时的有效功率（热）密度，以及对封装内热缺陷的敏感性增加。
表7.3:热管理要求
7.5 材料
在加工后仍留在半导体封装内的材料被定义为组分（constituents）。这些材料包括载体（基板、引线框架、中介层、增层材料、重新分布层等）、芯片粘接剂、底部填充剂、封装材料和焊料材料，此外还有散热解决方案（例如，盖子、热界面材料等）。
特定应用的驱动因素将用于指定新的材料能力，以在先进封装的背景下实现系统级性能增强。关注领域包括实现更高封装布线密度/小型化、改进电气性能以及增强机械和热性能以改善可加工性和可靠性所需的材料改进。
表7.4:包装材料需求和能力评估
7.6 基板
随着基板从芯片载体转变为集成平台，该基板平台的驱动属性或元素需要过渡到新的缩放术语和目标。对于高性能计算（HPC）应用，行业领导者提出了一个可以扩展到10,000 IO/平方毫米的平台。将这个品质因数转换为互连术语意味着互连面密度等于每平方毫米10,000个凸点或焊盘，这需要10微米的凸点或焊盘间距。
图7.4:互连面积密度（凸起/毫米2）与凸起间距的对比。缩放凸起节距需要实现从基于焊料的互连到Cu-to-Cu互连的过渡。
此外，使用HI技术的HPC应用将需要更高和更低的线密度布线层。布线层的数量将取决于所需的IO密度，基于所需的集成度和性能。
图7.5:线/毫米/层数与半线间距（以微米为单位）的对比，说明了不同插入物和基板技术的线性布线能力范围。以上是高级基板用于高密度和高性能应用时的两个缩放元素。
总结来说，未来高密度基板缩放有几种选择。一条路径是将细间距凸点裸片（多数情况下是芯粒）贴装到具有≤ 2微米线宽和间距特征的高密度有机基板上。另一条路径是使用有机/无机重新分布层（RDL）来布线贴装的细间距凸点。
在任何这些路径中，都需要关注制造科学与工程，以改进经济性和先进基板制造实践。
表7.5:高密度基板技术评估
工作频率高于6 GHz的射频（RF）器件需要创新的解决方案。用于5G和6G器件的基板不再是简单的印刷电路板（PCB）。下一代RF器件将需要具有小型化结构的先进IC基板技术，例如L/S低于15/15微米，间距低于20微米，焊盘尺寸低于30微米。导电走线和天线贴片将以超低表面粗糙度制造，与低损耗电介质材料结合使用时，这些走线可能会发生分层。在面板级制造此类系统将需要基于仿真的工艺优化（包括数字孪生），以避免翘曲和可靠性问题。
7.7 组装与测试
组装：电子系统的封装必须考虑机械损伤保护、电气连接、冷却、空间转换、射频噪声发射、静电放电和产品安全。先进封装包括多种组装技术，用于将芯粒集成到封装中。制造线需要修改和优化，以实现多裸片、组件的放置。组装工艺需要允许组件之间更严格的间距。此外，还需要开发组件返工工艺。
组装挑战：从传统倒装芯片封装过-渡到具有铜柱（CuP）和新层压板设计规则的细间距，给组装和制造带来了新的挑战。需要新的工具来处理这些大型层压板增加的翘曲。
为了应对高带宽和向芯粒过渡中额外I/O的需求，更新技术如超细间距封装（≤ 55微米间距）、CuP和先进封装解决方案（如2.xD、硅桥）以及3D垂直集成是必要的。组装芯粒需要更精确的切割/拾取和放置工具。还需要替代的芯片连接方法和工具，例如热压键合。还需要新的检测工具。
在未来十年及以后，为了满足未来芯片性能、降低功耗以提高能效同时保持信号和电源完整性的极端互连密度需求，需要向更细的间距（< 10微米）发展。组装技术和工艺将需要从基于焊料的互连过渡到无焊料互连（Cu-Cu）。这种过渡将涉及开发用于裸片到晶圆（D2W）或裸片到裸片（D2D）混合键合的硅堆叠解决方案和工具。
共封装光学（CPO）对于满足未来的带宽和功耗需求至关重要。将光学引擎集成到先进封装解决方案中存在其独特的挑战。构建光学引擎需要一套完全不同的技能。CPO的一大挑战将围绕光纤连接组装。
测试挑战：先进封装和异构集成产生了多样化的系统级封装设计和应用。在设计中使用现成的芯片会导致非优化的可测试性设计（DFT）集成。DFT插入通常是基于单个裸片设计进行的，具有单芯片设计视角，并未考虑SiP中多个芯片的影响。
7.8 性能与工艺建模及模型验证
经过验证的性能和工艺建模是加速微电子和先进封装技术发展的关键。建模复杂HI系统的一个重大挑战是需要跨越近八个数量级的长度尺度，以及需要耦合材料、电气、光子、电磁、热和机械行为。
总体而言，建模有几个作用：（1）通过从头计算技术开发新颖材料和界面；（2）在设计探索期间评估粗略性能；（3）通过详细评估为设计细化创建准确的行为评估；（4）通过仿真辅助制造工艺开发；以及（5）通过缺陷预测提高制造工艺良率。
模型中的数据表示通常包含每个长度尺度上的物理和几何属性。尺度之间信息交换将包含材料、几何和仿真属性。鉴于每个尺度都有其自身的控制方程，尺度之间的接口对于提供一个独立于底层模型的模块化链接平台是必要的。机器学习（ML）模型可能是此类抽象的良好候选者。
以下是建模中必须解决的具体要素的详细信息：
用于协同设计的快速多物理场、多分辨率建模
跨设计层的层级不确定性量化
芯片和封装结构的高保真失效模型：目前还没有现成的高保真模型用于这些失效机制。
材料和界面模型
材料属性数据库：需要开发一个准确的材料属性数据库。
表7.6:与先进封装和HI相关的最新和未来的建模需求
7.9 可靠性
异构集成封装的可靠性对于满足高性能电子系统日益增长的需求至关重要。重大挑战包括先进封装架构、材料和结构（例如，使用先进粘合剂和自愈材料）的集成，先进建模和仿真技术的使用，以及新测试和鉴定方法的开发。
过应力失效机制通常是灾难性的和突然的，而磨损失效机制是逐渐的和累积损害的。这两种失效机制都是由热、机械、电气、化学、辐射、磁和湿度载荷单独作用以及相互结合作用（如热机械、热湿机械、热电和热化学载荷）引起的。
表7.7:针对特定应用程序的可靠性资格准则预计不会发生重大变化，但在未来十年内，满足这些相同的指标将面临挑战。
HI正在水平和垂直方向上发展，但当对更高功能、更好性能和增强功率的需求，与对更小尺寸、减轻重量和降低成本的需求相结合时，可靠性和测试挑战就出现了。未来10年内，鉴定指标不会发生显著变化，但显示为红色，特别是因为如果这些新材料、工艺和尺寸在设计初期没有考虑到可靠性，将很难满足相同的可靠性指标。
7.10 封装中的成本-性能权衡
理解“芯粒化”（chipletization）的成本-性能权衡非常重要。较小的芯粒在良率、可复用性、性能分级和布局规划方面是有益的。然而，芯粒间互连和组装开销使得较大的芯片在功耗和成本方面更有利。制造工艺的成熟度将在未来性能与成本的决定中扮演关键角色。
7.11 芯粒尺寸与数量的趋势
虽然当前芯粒技术的状态将“芯粒化”的成本-性能最优点设置在每个封装约10个芯粒左右，但未来的技术进步可能导致数量更多的芯粒系统。正在进行的CHIPS法案国家先进封装制造计划（NAPMP）预计，芯粒数量将增加到1000个，具有不同的x、y、z尺寸，3D堆叠高达24层，芯粒尺寸范围从4平方毫米到800平方毫米。
7.12 挑战、未来需求与可能解决方案
基于传统半导体尺寸缩放来提高性能和带宽已达到其物理极限。随着晶体管栅极间距缩小速度放缓和芯片尺寸达到光罩极限，芯粒系统架构是行业的答案。总体而言，封装引脚数和I/O功耗的指数级增长、特定领域架构、IP复用的技术和商业模式，以及混合技术节点芯粒将推动HI和先进封装的发展。
先进封装的技术进步将需要新的设计工具，包括数字孪生，以使封装设计能够支持协同设计工作流程和预测建模。需要跨越近八个数量级长度尺度的多尺度模型以及进行多物理场分析的需求，将是设计和分析HI/AP系统的重大挑战。使用IVR以更高电压供电是必要的。增加的功耗将需要通过封装热设计来协同设计系统散热策略。
下一代封装的极端互连密度需求将推动超细间距（< 10微米间距）和极细线/间距（亚1微米 L/S）电路。组装技术和工艺将需要从基于焊料的互连过渡到无焊料互连（Cu-Cu）。最后，对更小尺寸、减轻重量和降低成本的需求将推动可靠性和测试挑战。
03半导体材料、半导体器件衬底及产业链生态系统
8.1 引言
以高性能计算、汽车传感、电气化、电力电子以及5G/6G 通信基础设施为代表的核心技术应用驱动力在未来十年及更长的周期内，对封装材料提出了显著改进需求，以实现系统性能的提升。如图 8.1 所示，6G 对数据带宽日益增长的需求，推动了对更高频率的需求。
具体而言，电力电子/电气化：面向电动汽车、电池管理等大功率应用，器件正逐步向氮化镓（GaN）和碳化硅（SiC）基转型，这需要新型封装材料具备更高的耐高温性、耐工作电压性，同时兼具高可靠性和绝缘性。为在全球市场中竞争，还需采用具有更优规模经济效益的大尺寸封装形式（如基于面板的封装）以及厚铜层。
太赫兹以下毫米波（Sub-THz mmWave）：更高射频频率的发展需求，推动了面向5G/6G 通信的材料研发，包括用于封装天线（AiP）和汽车传感应用的材料。这些材料需具备低损耗特性，并搭配相应的散热解决方案。
高性能计算：为降低内存延迟，相关架构需要新型中介层、衬底和散热解决方案，以实现更高水平的信号隔离、更低的信号损耗和更优的热管理。除服务器应用外，材料还需满足L4/L5 级自动驾驶计算应用对汽车级可靠性和成本的要求。
封装材料涵盖将器件连接至专用印刷电路板（PCB）的所有组件，包括衬底、中介层（有机、无机材料，如硅和玻璃基）、芯片黏合剂、底部填充料、互连件、焊球、封装材料，以及用于散热的材料（如盖板、金属块、热界面材料等）。要在特定应用的成本限制内，实现小型化、电气性能（绝缘性、低损耗）、机械性能提升、可加工性、先进散热解决方案及可靠性，就必须大力开展材料研发。
半导体器件衬底是美国国家先进封装制造计划（NAPMP）的重点关注领域。目前正研发三种主要衬底材料方案，分别是有机基衬底、玻璃基衬底和半导体基衬底（含硅芯衬底），旨在实现高密度芯片互连间距，机基衬底为 2 微米，玻璃基衬底为 1 微米，半导体基衬底为 0.5 微米。这些先进封装衬底以高密度、异构集成各类半导体小芯片为目标，旨在提升人工智能（AI）、高性能计算（HPC）等应用的功能、性能和能效。
8.2 电力电子/电气化先进封装的材料需求
关键材料的研发需求包括以下方面：先进的散热解决方案，以降低系统成本、重量和尺寸；高电压绝缘性与小型化；随着器件向氮化镓（GaN）、碳化硅（SiC）转型，需具备在更高结温（Tj）下的高可靠性；适用于高电压/大电流的厚层大尺寸加工技术；以及翘曲控制技术，确保该技术满足特定应用的成本要求。
表8.1：电力电子/电气化领域的封装材料性能评估。该评估针对Tier 1材料供应商，不区分地域
8.3 太赫兹以下（Sub-THz）毫米波封装的材料需求
关键材料的研发需求包括以下方面：先进的散热解决方案，需将结温（Tj）控制在 125 摄氏度以下，同时降低系统成本、重量和尺寸；提升太赫兹以下毫米波频率下的射频（RF）性能，以实现封装内置天线（AiP）、封装内置发射端的设计方案；低介电损耗（Df）、低介电常数（Dk）的材料；改进的射频互连方法；更厚的电介质材料；翘曲控制技术；差异性控制技术；加工/老化韧性；能提升板级可靠性的材料。
表8.2：太赫兹以下（Sub-THz）毫米波应用的封装材料性能评估。该评估针对Tier 1材料供应商，不区分地域
8.4 高性能计算封装的材料需求
表8.3：高性能计算应用的封装材料性能评估。该评估针对Tier 1材料供应商，不区分地域
8.5 技术现状及产品案例
电力电子/电气化：与传统硅基IGBT相比，碳化硅（SiC）MOSFET功率器件能帮助电动汽车制造商提升车辆续航里程和系统整体效率。恩智浦针对 RoadPak 碳化硅功率模块推出的 GD3160 半桥评估板（EVB），提供了一款通过车规认证、功率密度高效的新能源汽车（xEV）逆变器解决方案。其性能优势包括：功率器件开关速度快且效率高，实现高低压域间的电气隔离，支持低压域（<14 伏）与功率域（>300 伏）之间的控制及状态通道通信，以及在恶劣嘈杂环境下的稳定运行能力。
太赫兹以下（Sub-THz）毫米波（5G/6G）：通过系统级优化实现减重减容，可更便捷高效地在密集城区和郊区部署 5G 中频段网络，AIR3268 超轻量天线集成无线电设备就是典型案例。该设备重量减轻超 40%，减少了部署所需的基础设施投入。
高性能计算（HPC）：下图8.2 展示了未来数据中心的机架功率及设备最大功率需求。针对这三种不同的系统配置，将通过风冷和液冷两种方式提供热管理支持。
图8.2：高性能计算（HPC）数据中心的散热技术需求。
8.6 现有技术的局限性
太赫兹以下（Sub-THz）毫米波（5G/6G）随着工作频率向太赫兹以下毫米波演进，需要在衬底设计、材料及组装技术方面取得突破，以优化插入损耗和噪声性能。如图 8.3 所示，与标准球栅阵列（BGA）布线技术相比，当频率提升至 20 GHz以上时，会面临一些特定的频率扩展挑战。
图8.3：传统封装布线与20GHz以上均匀微带线的对比，展示了频率提升带来的关键信号完整性挑战。
8.7 面临的挑战、未来需求及可能的解决方案
材料、封装结构和系统级挑战（热学、可靠性、机械性能、电气性能、成本）均取决于应用驱动的需求和趋势。为进一步展开材料开发所需涉及的领域，我们按重点方向列出了相关需求。
8.7.1 电力电子/电气化先进封装
下一代器件技术（从硅向氮化镓、碳化硅过渡）具有更高的工作温度和结温，这推动了以下领域的材料性能提升需求：
热管理：需要开发具有高导热性和高散热能力的材料，以确保大功率器件在恶劣条件下可靠运行。未来需求包括：具有理想电气和机械性能的新型材料，用于减少高热密度（>500 瓦/平方厘米）下的热点；高导热聚合物封装材料；低热阻的热界面材料（TIM）。大功率芯片贴装材料（烧结型）。此外，还需要改进系统级热管理技术，可能包括两相冷却、浸没式冷却液、热管、金刚石薄膜等。
材料电气性能：电气性能的提升需求包括适用于高压应用的高击穿场强（>200 伏/微米）；适用于先进封装的材料，包括堆叠芯片、大功率、高功能性、高压隔离、高相比漏电起痕指数（CTI）的环氧模塑料，以及低介电常数/低介电损耗（Dk/Df）材料，这些材料需能实现高密度布线（低泄漏）并承受高压；小尺寸（如 < 10 微米）下具有高电绝缘性的材料；需开发击穿场强远高于现有聚合物材料（如现有能力为 20-30 伏/微米）的材料。此外，向更大尺寸基板的过渡，需要封装材料具备厚铜层和大特征尺寸（>10 微米），以降低电阻。
高可靠性/机械性能材料：需要具备高粘合强度的可靠胶粘剂，即使在高温（如200°C）和循环载荷下，也能与电介质、金属、引线框架和聚合物界面等多种材料牢固粘合，且性能需超过 AECG0 可靠性要求。具体需求包括：尤其需要改进低翘曲的封装材料，以适用于包括大尺寸在内的各类基板；对于电力应用，需实现厚导体和厚电介质层；需开发可加工性更强的材料，以在集成和老化过程中保持电气性能，包括耐腐蚀材料，用于防止/减轻氯离子等离子造成的腐蚀。除基板外，还需改进材料以提升印刷电路板（PCB）技术，包括：高可靠性、耐高温（150-250°C）、耐高压（>100 伏）、高频、高密度，以及在高温/高湿环境下无腐蚀。
8.7.2 亚太赫兹毫米波封装（5G/6G 及汽车传感）
下一代器件技术的频率提升至100 吉赫兹以上，且工作温度和结温更高，这推动了材料性能的提升需求。
热管理：系统级热管理需要技术改进，例如两相冷却、浸没式冷却液、热管、金刚石薄膜、低热阻高导热的热界面材料（TIM）。
材料电气性能：适用于高频的新型材料（基板、积层材料、互连材料）。能减少射频损耗、提升隔离性能并实现小型化的新型材料；厚电介质层，以实现随频率提升的毫米波系统级封装天线（AiP）射频性能；低损耗、低介电常数（Dk、Df）、性能明确且稳定、与其他封装材料兼容，并能承受恶劣加工和运行环境的材料。此外，还需在介电常数温度系数（TCDk）和介电损耗温度系数（TCDf），以及 300 吉赫兹及以上亚太赫兹毫米波材料的表征方法方面取得进展。性能要求推动了对互连、基板和积层的更小特征尺寸公差（对准偏差、尺寸变化）的需求，包括温度变化带来的影响、可制造性控制方法，以及降低铜迹线粗糙度（如图 8.4 所示）。
图8.4：亚太赫兹毫米波材料性能挑战。
高可靠性/机械性能材料：需开展相关开发工作，包括低翘曲材料，以实现更大的封装尺寸（>20×20 毫米）；能提升系统级封装天线（AiP）结构板级可靠性的材料；因工艺集成和老化导致性能变化最小的材料。
8.7.3 高性能计算
高性能计算需要不同的冷却技术来维持系统和芯片温度。图8.5 的 “功率密度与器件总功率” 图表中，展示了强制风冷和液体冷却等多种冷却技术。
图8.5：高性能计算冷却方法。
在封装与冷却板之间使用热界面材料（TIM）是将热量导出封装的必要措施。对于热界面材料的未来发展路线，胶粘剂供应商必须降低其热阻，同时确保该材料的其他性能（如伸长率、粘合强度、拉伸强度、收缩率等）不会受到过大影响。材料需平衡所有性能，才能满足应用需求。封装尺寸与温度暴露的相互作用导致的封装翘曲，也是选择热界面材料时需解决的挑战。热界面材料需具备收缩等性能，以抵消封装翘曲的影响，并在功率温度循环后保持无空隙状态，从而维持其有效性。高性能计算（HPC）的材料需求如表 8.3 所示，与行业需求一致，但为增加功能性和布线能力，需将线宽和线距降至 2 微米。
随着高性能计算系统采用先进封装解决方案（如晶圆级芯片尺寸封装（CoWOS）、集成扇出封装（InFo）、小芯片（Chiplets）等），并引入先进工艺节点（从 65 纳米到 2 纳米），功率密度也将随之提升，同时还将面临封装/芯片尺寸增大、应用功率负载、系统级功率集成以及系统级组装方案（超出标准外包半导体组装与测试（OSAT）领域）等挑战。所有这些封装挑战均对材料有特定要求（如表 8.3 所示），需要材料供应商予以解决。
行业向自动驾驶（L4/L5 级）软件定义汽车的发展趋势，将对中央计算性能提出更高要求。对低延迟内存的需求，可能需要采用带有硅通孔（TSV）和减薄内存芯片的 2.5D/3D 封装结构，且需达到汽车级质量和可靠性标准，例如工业级（175°C）和汽车级 AECG2 可靠性标准。这将推动对新型材料和工艺的需求。
8.7.4 可能的解决方案：基板
自20 世纪 60 年代以来，硅集成电路已实现批量制造。摩尔定律预测，在量子效应开始影响器件运行之前，每个集成电路上的晶体管数量将持续增加。随着晶体管尺寸不断缩小、数量不断增多，制造这些芯片的晶圆尺寸也在增大。目前，晶圆厂采用 12 英寸直径的硅晶圆制造集成电路。这种大尺寸晶圆的使用，显著降低了每个集成电路和晶体管的成本。
其他材料体系由于生产工艺的差异以及对其集成电路的技术需求滞后，并未实现晶圆尺寸的类似增长。砷化镓（GaAs）材料体系自 20 世纪 60 年代末开始发展，但晶圆直径始终未超过 6 英寸（150 毫米）。未来，对宽带隙材料体系晶体管的需求将不断增加，这将推动更大直径宽带隙晶圆（半导体器件基板）的开发，同时需降低杂质含量和晶体缺陷，以提高该材料体系下器件生产的良率和成本效益。
另一个增长领域是在非本征基板上制造集成电路材料体系的研究。由于硅晶圆的需求巨大，其成本远低于高质量的本征宽带隙材料晶圆。这促使工程师（出于器件开发成本考虑）不断研发更具创新性的方法，在非本征基板上制造器件，尽管这需要解决热变形和晶体变形等问题。短期内，本征晶圆的需求不会接近硅晶圆，但如果不培养对这些材料体系能力和成本优势的需求，就无法充分发挥其潜力。
基板制造方法与技术受多种因素驱动，主要包括以下几点：
1.更大的封装尺寸：封装尺寸不断增大，已超过100×100 毫米，在高性能计算领域尤为明显。
2.混合表面处理需求：由于表面界面不同，目前对混合表面处理的需求日益增加。
3.更高的基板层数：尤其是在高速应用中，为满足功能性需求，需要更高层数的基板。结合封装尺寸增大的趋势，这会带来制造挑战。
4.更精细的布线密度：由于信号布线密度提高，对导线线宽和线距的要求不断降低，目标是小于5 微米。
5.叠层材料（芯材和积层材料）需求：对于高速应用，需要低热膨胀系数（CTE）的材料以缓解应力，同时需要低介电常数和低介电损耗的材料。
6.导通孔堆叠技术：为缩短信号路径，需采用导通孔堆叠技术。随着导通孔堆叠数量增加，应力缓解成为关键问题。
7.无芯基板的应用：无芯基板（也称为嵌入式导线基板）在制造过程中日益普及。从2 层基板向 5 层基板发展时，需额外增加芯层成本，这是制造过程中需克服的挑战。
8.高频封装需求：工作频率在28 吉赫兹以上的高频封装，需要低损耗材料、创新的封装和基板技术，以及基板铜箔的低粗糙度。
基板发展路线图中一些关键的性能要求如表8.4 所示。
表8.4：采用浸渍材料或积层薄膜（即 ABF 膜）的积层基板
玻璃基板技术的发展主要受以下需求驱动：用具备精细特征且成本低于硅中介层技术的基板替代大尺寸有机基板，这在高性能计算应用中尤为突出。
对于高性能计算领域，与有机基板类似，未来五年或更长时间内，将需要更高的层数（从6 层、12 层到 20 层以上）以及更大的尺寸（从 80×80 平方毫米到 150×150 平方毫米）。
由于信号布线密度不断提高，导线线宽和线距的要求正从目前的2 微米降至 0.5 微米。再分布层或积层中的微导通孔直径目标将从目前的 9 微米降至 0.5 微米。未来五年或更长时间内，玻璃通孔（TGV）的直径也将从目前的 110 微米降至 60 微米。随着玻璃芯基板上的层数不断增加，翘曲控制在系统级组装中至关重要。从信号完整性和电源完整性的角度出发，可能需要在基板中不仅嵌入无源器件，还要嵌入有源器件。
表8.5：玻璃芯基板发展路线图
8.7.5 其他挑战与未来需求
微机电系统（MEMS）器件及封装材料发展路线图：材料创新是微机电系统（MEMS）产品性能提升的关键，同时也推动着对制造、材料供应商及研究人员的需求。未来 5-15 年，以下领域的重要进展将是实现制造突破的关键：针对医疗设备开发，需更好地开展材料在弯曲、挠曲、拉伸等方面的特性表征；对于一般传感器，需开展多能量域（而非仅电气域）的特性表征。需通过工艺设计套件（PDK）等标准方法，实现表征材料性能数据的共享，尤其是封装材料的数据。除了改进氮化硅等低应力沉积材料，以及提升防粘、消电、耐磨、防腐蚀等性能的涂层外，还需为惯性、压力、光学微机电系统开发热膨胀系数（CTE）失配度低的材料组合。对于麦克风、致动器、超声设备等使用压电材料的器件，需对材料进行设计，使其在低温下无疲劳，并能实现更厚的涂层。压电材料还需提升工艺稳定性、可重复性、均一性，并降低沉积成本；同时需开发更多无铅材料替代锆钛酸铅（PZT）。需开发磁致伸缩致动器和低功耗电致伸缩材料，以及性能随温度变化稳定、无热滞后的高可靠性材料清单。
微机电系统的材料需求在很大程度上取决于器件的工作原理、功能及其最终应用。未来几年，不同领域的具体需求如下：
惯性器件领域：需开发成本更低的高性能吸气剂材料。
化学传感器领域：需硼掺杂硅纳米线、能吸附特定气体的纳米颗粒，以及高选择性粘附系数材料。
光学微机电系统领域：需开发无铅光学玻璃制造工艺、温度变化下镜面形状不变的涂层，以及高质量铌酸锂（LNO）沉积技术；同时，镜面金属的粘合与扩散薄膜层、低放气材料也是关键需求。
射频（RF）开关领域：仍需高质量的触点材料，这是多年来持续存在的需求。
压电微机械超声换能器（PMUT）领域：需高性能掺杂氮化铝（AlN）以提升器件性能。
电容式微机械超声换能器（CMUT）领域：需晶圆级低应力、均一性好的薄膜材料。
在为传感器和致动器引入新型材料时，可能需要改进封装材料，以确保所需的可靠性、温湿度控制能力及耐化学腐蚀性。
光子学：光学器件的需求包括为集成光波导开发低损耗电介质及其他材料（封装剂、模塑料、基板等）。此外，还需开发适用于激光雷达（LiDAR）应用、具有优异近红外（NIR）灵敏度的封装材料。
存储器：面向人工智能（AI）应用的高速存储器已取得重大进展，且不再局限于硅基制造。通过在后端工艺（BEOL）中采用不同沟道材料，双晶体管无电容增益单元得以开发。铁电存储器也是重点开发方向，需通过多种材料体系研发铁电场效应晶体管（FeFET）和铁电随机存取存储器（FeRAM）。随着材料体系的不断发展，自旋转移力矩（STT）和自旋轨道力矩（SOT）存储系统也展现出良好前景。为满足未来人工智能革命对存储容量的需求，这些材料体系需持续发展。
二维场效应晶体管（2DFET）与后端工艺晶体管，过渡金属硫族化合物单层膜和石墨烯是两个重要的研究材料领域，为进一步增加集成电路上的晶体管数量提供了可能。后端工艺是在制造堆叠中制造（非最优）晶体管的另一种方法，也可能提高晶体管密度。
电介质或铁磁材料的增材制造：随着系统对尺寸、重量、功耗和成本（SWaP-C）的要求不断提高，支撑功率转换系统的无源元件需随之发展。具体需求包括电容器领域需持续研发可制造、高介电常数且具有高击穿场强特性的电介质材料。而电感器领域需研发可制造的铁磁材料。随着功率器件开关速度的提升、电磁频谱数据压缩对频率要求的提高，以及低压逻辑器件驱动功率需求的增加，对更小尺寸、更低损耗、更高效率无源元件的需求将持续增长。
环境可持续材料：到2030 年，联网设备数量预计将超过 750 亿台，其在电力消耗和碳足迹方面的环境影响十分显著。全球半导体行业必须通过环境、社会和公司治理（ESG）承诺来应对这一挑战。实现净零排放需要整个供应链的合作与转型，涵盖从原材料开采到直接材料运输要求（如低温存储）、半导体制造需求（电力、用水）、电路板加工，以及最终的产品再利用和回收方法。
除水回收和降低电力消耗外，供应链转型还需开发新型材料和工艺，从设计上实现能源效率和可回收性。具体措施包括：
持续开发替代材料，以取代高碳足迹材料（如全氟和多氟烷基物质，PFA）。
开发新型封装材料（模塑料、芯片贴装材料、助焊剂、基板、热界面材料（TIM）、胶粘剂等），实现运输过程室温化（如模塑料、芯片贴装材料）、降低工艺温度（如环氧模塑料/芯片贴装固化、引线键合、焊料回流温度），并提升可回收性和可重用性，从而显著提高环境可持续性。
需建立标准化方法，通过计算供应链各工艺领域和材料类型的影响，开发可靠的量化改进方法，以便将资源集中于最大机遇领域。
8.8 半导体供应链生态系统路线图
半导体供应链生态系统涵盖供应链的所有环节，从原材料到晶圆、封装，再到终端微电子器件。供应链本身由独立的、地理上分散的企业组成，包括原材料供应商、零部件供应商、承运人、仓库、分销商以及不同时区、不同国家的客户，且各环节交付周期长。每个企业都有独立的决策主体，这些主体无法获取其他主体的全部数据，只能基于自身决策规则（将可用数据转化为行动的机制）做出决策。这些数据可能存在噪声干扰、延迟或间歇性缺失，且数据互通性也可能成为重大挑战。
事实上，企业因为保护机密信息、竞争优势，以及遵守法律法规等原因，可能不愿共享数据，甚至不愿透露供应商名称。因此，供应链可被视为多主体、去中心化且部分可观测的序贯合作博弈。相比之下，制造工厂通常可被视为具有单一决策主体，且能实时全面掌握系统情况。图8.6 概述了半导体供应链生态系统的高层结构、组成部分及其相互关联性。
图8.6：半导体材料生态系统概述
近几十年来，随着双边和多边贸易协定的激增，以及国际通信和物流成本的降低，供应链逐渐走向全球化。企业在全球范围内寻找廉价原材料和劳动力来源，以通过降低成本提升竞争力。
对于半导体行业而言，特定供应链产能集中在少数国家和地区，以及数量相对较少的大型企业中。表8.6 和图 8.7 详细说明了这些产能在不同地区、国家和企业之间的分布情况。
图8.7：供应链材料生态系统全球化概述。
表8.6：供应链现状概述
过度关注成本而较少考虑风险，使得全球供应链在面对重大中断时，可能容易出现显著的产能下降。未来半导体供应链生态系统的根本挑战是在结构和运营上进行自我改造，展现出竞争力和风险缓解之间的恰当平衡，从而实现繁荣发展。
鉴于半导体行业对国家公共卫生、经济和国防安全的重要性，特别是考虑到该行业需要高资本投资和较长的增加制造能力的前置时间，接下来的额外措施对该行业至关重要。供应链数字孪生、弹性压力测试和分析能力可以为私营和公共部门的利益相关者发挥重要的决策支持作用，帮助他们快速、全面地分析半导体供应链以及更全面的半导体供应链生态系统的替代创新路线图。这一作用包括：（i）确定材料采购方面的差距，以及如何降低供应链上游的风险；（ii）确定如何减少对与令人担忧的外国实体进行半导体制造的提取、加工和活性材料生产的依赖；（iii）确定如何用新材料和半导体化学物质替代有风险的原材料，这将需要以采购风险为导向的研发；以及（iv）材料回收和再利用。
《2025 AI PC 产业研究报告》重磅发布
为帮助PC领域硬件层、软件层、模型层及终端层各类玩家更清晰地了解AI PC行业的发展现状及未来发展趋势，半导体产业纵横重磅发布《2025 AI PC产业研究报告》。报告主要围绕AI PC行业宏观环境、AI PC产业链、AI PC最终用户调研分析、AI PC产品评测以及AI PC未来发展趋势进行分析。AI PC最终用户调研覆盖了北京、上海及深圳等中国一线城市，共收集终端用户及门店销售人员有效样本数量千余份。调研内容涵盖用户基本信息、AI PC认知度、产品功能偏好及行业未来发展趋势判断等多个方面。AI PC产品评测针对联想ThinkPad X9 14（Intel）以及联想小新Pro16c AKP10(AMD)两大设备进行AI PC评测分析，评测维度包括同模型不同量化大小对比、同模型不同参数规模模型对比、同机器不同推理设备对比。
报告获取：
1.报告售价：纸质版599元/本
2.购买方式：请扫码填写报告购买意向表
3.报告咨询：微信号icviews2?或者Joy8432211
