3回答

0收藏

Verilog基础--关于编辑器

FPGA/DSP FPGA/DSP 6149 人阅读 | 3 人回复 | 2013-04-24

说实话在Linux下编程习惯了,编辑器自带的自动补全功能,用起来非常的爽,函数和变量的自动补全,极大地降低了变量名错误导致的逻辑错误,而且大大提高了编程的效率,在编辑Verilog‘代码时就感觉编辑器很不顺手。习惯使用notepad++,感觉nopepad++对于变量补全应该是支持的,google一下,确实有此功能。
如果想设置的话只需要在
设置->首选项 中
勾选:所有输入均自动完成
单词自动完成
输入时提示函数参数
从第2个字符开始

如果从第一个字符开始模拟很快就会反感的。
对于verilog的关键字在 /notepad++/plugins/APIs/下,自己添加一个verilog.xml,将常用关键字加上即可

自动补全.jpg (43.33 KB, 下载次数: 122)

自动补全

自动补全
国内的ubuntu的更新源还是上海交大最给力
分享到:
回复

使用道具 举报

回答|共 3 个

倒序浏览

沙发

Hayasaky

发表于 2013-4-24 19:05:58 | 只看该作者

这个功能确实好用……
板凳

MrPumpkin_3002580

发表于 2013-4-25 23:52:32 | 只看该作者

支持一下!
地板

MrPumpkin_3002580

发表于 2013-4-25 23:53:25 | 只看该作者

这个功能确实好用……
您需要登录后才可以回帖 注册/登录

本版积分规则

关闭

站长推荐上一条 /3 下一条