#每日一练6.4#基于FPGA的低延迟实时雷达脉冲压缩处理方法

tian2659

为鼓励大家动手动脑，早日成为技术大牛。电路城论坛现在推出#每日一练#栏目，由版块版主出题及提供答案，内容涉及电源，射频，单片机等各种技术话题。我们会在周一至周五的早上10：30更新问题和前天问题的解题思路及答案。欢迎大家参与。

本期内容来源于：

Casper.T，电子与通信工程专业，在读硕士，对模拟通信，智能电子设计以及FPGA图像处理和加速器有丰富的设计经验。现主要从事电子信息技术运营方面的工作。

雷达是一种对目标进行测距与测速的设备。为了提高测距精度，要求雷达脉冲信号具有大的带宽B；为了提高测速精度，要求雷达脉冲信号具有大的时宽T；同时为了提高测距范围，要求信号具有大的能量。一般在系统的发射峰值功率受限的情况下，大的能量只能通过加大信号的时宽来解决，因此，要提高雷达发现目标的能力，需要雷达信号具有大的时宽和带宽，大时宽带宽的信号是通过脉冲压缩处理来实现的。
雷达脉冲压缩即信号的匹配滤波，主要有时域和频域两种算法，由于雷达脉冲时宽的可变性，时域算法需要设计可变点数的匹配滤波器，基于FPGA实现需要预留最大可能点数的乘法器资源，而采用基于频域算法来实现则是目前比较常用的方法。

问：你能基于任意一种FPGA开发板来实现上述所说的功能吗，能将其结果与Matlab实现的结果进行对比会更不错噢，期待你的答复？

答：

游客，如果您要查看本帖隐藏内容请回复