【ALINX和紫光同创PGL12G开发板】-2.PDS的安装及基本使用

yuchenlove

文章目录
      前言
      PDS安装
      PDS新建工程及程序下载

前言

  这两年FPGA也是越来越火，应用越来越多，不知道能不能搭上人工智能的这趟顺风车，大红大紫呢。Xilinx和Altera（现Intel）两家加起来占了90%的市场份额，毕竟行业在国外起步比我们早太多了。既然现在也有了国产FPGA了，可能没有上市发售并没有多少人知道，我呢，有幸试用由深圳市紫光同创电子有限公司开发的FPGA，那么用户体验如何呢，今天我们就来聊聊他的开发环境（PDS）。

PDS安装

  好的，我们开始进入正题，作为一款国产的FPGA，肯定是有一个套新的环境，像是Xilinx的开发环境Vivado或者老一些的芯片都是用ISE的，像是Intel的FPGA环境一般Quartus。我们的这颗来自紫光同创的国产FPGA所应用的开环境是Pango Design Suite。
可以到官网下载（自行准备企业邮箱，没有可TB）：https://www.pangomicro.com/support/License-pds/index.html

  按照找手册，我们打开Setup.exe进行安装，不过既然提供的exe安装包文件，估计我拿到的软件是只能在Windows 下进行使用，像是Vivado的话是可以在linux下进行安装的，听说linux下的运行效率更好，同样的硬件配置综合工程速度更快。不过我也没做过那么大的FPGA的工程需要综合，需要提速到Linux版本的，Windows版本基本已经可以满足我的需求了。OK，这样我们就开始安装，安装的过程大家都懂得，下一步到天黑就好了。

  然后，我就遇到了第一个难点，是关于License 配置的问题，License是需要申请的，要得到一个绑定MAC地址的的License文件。License文件有两种Node-locked License（单机版）和Floating License（服务器版）两种，我们个人来用呢，就是用Node-locked License就可以了。（至于如何获取电脑MAC地址，这个不会的可自行百度）
申请的方法，就是在网页申请，网页连接如下：https://www.pangomicro.com/support/License/index.html

  相应的license配置好，软件才能正常工作， Pango Design Suite 需要 PDS License 文件，同时还有另外一个License，是软件内置的Synplify 综合工具，这个综合工具也需要相应的 OEM License 文件， 两个License配置好了我们的软件也就能正常的工作了，现在我们来配置两个许可文件。（此配置文件也可私信官网，他们会通过邮箱一并发送给你）

注：
1.pango pds 软件和synplify软件分别 使用不同license,需要设置两个环境变量
2.设置环境变量的时候，注意把license文件的后缀加上。
3.例如：我的license 文件放在 C:\pango\license 目录下面
license 文件名是：PDS_1866DA10C83B.lic ，Synopsys_1866da10c83b.txt
那么设置
PDS环境变量名：PANGO_LICENSE_FILE ，变量值： C:\pango\license\PDS_1866DA10C83B.lic
synplify 环境变量名是：SNPSLMD_LICENSE_FILE ，变量值是：C:\pango\license\Synopsys_1866da10c83b.txt

PDS新建工程及程序下载

A.新建工程

  双击桌面PDS图标，打开软件环境的界面如下图。相对比来说还是比较简洁明了，那我们来建立一个project来看看。

  填写工程名，这里不能出现中文和特殊符号，然后选择工程地址，我建议自己在空间大的盘新建一个专门放FPGA源问文件的文件夹，同时也不能出现中文和特殊符号。

  然后我们要添加Design Source Files，这里呢我们直接创建一个空工程，不添加任何文件。然后是IP部分的选择，Add Existing IP，我们也不会使用到IP，所以直接下一步。

  part部分这里就是选择我们使用的器件，PGL12G 开发板首先在Family栏里选择Logos系列，Device中选择PGL12G，在 Package栏选择 BG256(这里要根据自己的板子型号选择，不要选择错啦)，这样我们就选中了我们需要的芯片型号。单击NEXT进入下一界面，然后Finish，完成我项目的创建。

B.新建源文件及管脚定义

  我们来双击Design（也可以点击Sources下面的带加号的文件夹），来创建我们的源文件，也就是编辑硬件描述语言的代码。

  然后我们就可以在编辑区写自己的代码了，这里我用的是Verilog VHDL硬件描述语言，你可以选择VHDL语言，根据自己的习惯和需求及能力。

  下一步，我们来分配管脚，（PS：这里也是和单片机不同的，一般的话单片机写好C，完成编译就可以download进单片机，而FPGA则是要在固定的工具中进行管脚的指定，才可以进行最后的综合，进而拿到bitfile，烧录进FPGA进行使用），我们打开约束器进行约束，指派管脚。我们选择device，中的IO

  

C.程序下载

  然后我们来综合生成Bitstream，双击Generate Bistream，如下图红框。（PS：这里的Bitsream就是最终的网表文件，可以理解为FPGA的程序）如果工程在生成位流文件过程中没有错误，则会出现下图中每一步都正确的“√”，否则就会在 Messages 栏中显示 errors 的错误。

最后就是下载的过程，单击界面中的“Configuration”按钮，在弹出的对话框中，Boundary Scan的作用是下载程序到 FPGA 中运行；SPI Flash Configuration是将程序固化程序flash 中。

  然后点击这个电脑（这个时候需要把板子的电源打开和下载器和电脑连接），点击Connect连接电脑和下载器

  

  左键选择BounDary Scan,然后在右边空白处右键出现选择栏后左键单击Scan Device，最后在这个芯片上右键选择Program，显示下载成功

  

文章完结，相信这篇文章能给刚入门的萌新带来方便，感谢阅读！！！！！！