$test$plusargs的用法

chenbingjy

我买了夏宇闻老师的《Verilog 数字系统设计教程》(第四版）

其中第114页有一个例子，我想做这个实验，可是不成功

代码为：

1. // test vector input registers
   
2. reg clk;
   
3. reg rst_n;
   
4. // wires
   
5. wire led;
   
6. 
   
7. // assign statements (if any)
   
8. LAMP i1 (
   
9. // port map - connection between master ports and signals/registers
   
10. .clk(clk),
    
11. .led(led),
    
12. .rst_n(rst_n)
    
13. );
    
14. 
    
15. reg a,b,c;
    
16. initial begin
    
17. a=1'b1;b=1'b0;c=1'b1;
    
18. if($test$plusargs("DISPLAY_VAR"))
    
19. $display("Dispaly=%b",{a,b,c});
    
20. else
    
21. $display("No Dispaly");
    
22. end
    
23. 
    
24. 
    
25. 
    
26. endmodule

复制代码

书上说仅当在运行时设置了标志DISPLAY_VAR时才显示变量。可以指定+DISPLAY_VAR选项在程序运行时设置标志。

我不知道怎么设置，请高手解惑，谢谢！

设置这个标志是不是要装synopsys vcs软件啊？网上找不到，**上也没有。请问高手，哪里能找到？谢谢！