具有抑制同步切换杂讯的加强型IBIS模型设计

caroline11

近年来电子产品朝向高速度与高密度化发展，使得电路设计皆以低操作电压、低功率来进行设计，造成电源输送系统（Power Delivery System，PDS）容易受输入信号耦合到电源平面的影响，使电源产生波动不稳定的噪声，进而使输出信号错误，更甚者将使整个系统不能正常工作，其中同步切换噪声（Simultaneous Switching Noise，SSN）影响电源系统最为严重；衍生出电源完整性（Power Integrity，PI）的问题，然而一般在抑制同步切换噪声是使用去耦合电容，但是此方式并不能有效降低噪声，因此我们提出一套方法论来建构一个抑制噪声的增强模块以提高电源完整性，当传统IBIS模型以此方法论来加上去耦合电容和增强模块时，在抑制同步切换噪声的程度上比使用去耦合电容方式提高58.3%、比HSPICE模型提高59.8%，也比传统IBIS模型提高73.2%，以此效益提供给IC或IC系统设计者以增进IC本身抗同步切换噪声之能力。